专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

81. 发明公开

KR20180049415A 파워 모듈 및 그의 패키징 방법 审中-公开
公开(公告)号：KR20180049415A
公开(公告)日：2018-05-11
申请号：KR20160144661
申请日：2016-11-01
IPC分类号： H01L23/485 , H01L23/04 , H01L23/049 , H01L23/49 , H01L23/492
CPC分类号： H01L2224/40245
摘要： 파워모듈은, 복수의금속배선패턴들이구비된기판; 금속배선패턴들상에배치된복수개의전력소자들; 전력소자들을기판과전기적으로연결하는적어도하나이상의본딩스트립패턴들; 기판의외측면을둘러싸고상부가개방되어기판의금속배선패턴들및 전력소자들을노출시키는캐비티를포함하는바디프레임부; 바디프레임부의내측일 측면부에위치하고바디프레임부의내측벽을관통하는단자홀 및단자홀로부터연장되어캐비티방향으로돌출된단자몰드락부를포함하는시그널단자하우징부; 바디프레임부의일 측면부에위치하고, 단자홀을통해단자몰드락부로삽입된시그널단자부; 시그널단자부와기판을전기적으로연결하는제1 금속와이어; 및시그널단자부와마주보는바디프레임부의다른측면부에위치하는파워단자부를포함한다.

82. 发明公开

KR20180041590A RF 모듈 审中-公开
公开(公告)号：KR20180041590A
公开(公告)日：2018-04-24
申请号：KR20170132216
申请日：2017-10-12
申请人： INFINEON TECHNOLOGIES AG
发明人： AHRENS CARSTEN , UMMINGER KATHARINA , VON KOBLINSKI CARSTEN
IPC分类号： H01L23/66 , H01L23/00 , H01L23/485 , H01L23/538
CPC分类号： H01L23/66 , H01L23/5222 , H01L23/645 , H01L25/112
摘要： RF 모듈은벌크반도체기판의제 1 주면영역에통합되는적어도하나의집적 RF 컴포넌트를갖는벌크반도체기판―벌크반도체기판은제 2 주면영역및 측면영역을포함함―과, 벌크반도체기판의측면영역을둘러싸는절연구조체―절연구조체는제 1 대향주면영역및 제 2 대향주면영역을더 포함함―와, 절연재료로임베딩되는적어도하나의구조화된금속화층을포함하는배선층 스택―배선층 스택은벌크반도체기판의제 1 주면영역및 절연구조체의제 1 주면영역상에배치되고후자에인접함―과, 절연구조체의제 2 주면영역에서의캐리어구조체를포함하고, 캐리어구조체및 절연구조체는상이한재료를포함한다.

83. 发明公开

KR20180038559A 자기 정렬 캡의 형성 방법 및 장치 审中-公开
公开(公告)号：KR20180038559A
公开(公告)日：2018-04-16
申请号：KR20187008361
申请日：2011-11-04
申请人： INTEL CORP
发明人： BOYANOV BOYAN , SINGH KANWAL JIT
IPC分类号： H01L23/532 , H01L21/768 , H01L23/485 , H01L23/528
CPC分类号： H01L23/53238 , H01L21/76802 , H01L21/7684 , H01L21/76849 , H01L21/7685 , H01L21/76879 , H01L21/76883 , H01L23/485 , H01L23/5226 , H01L23/528 , H01L23/53209 , H01L23/53295 , H01L2924/0002 , H01L2924/00
摘要： 기판위 유전체층내의적어도하나의전도성라인이리세싱되어채널이형성된다. 상기채널은상기전도성라인에자기정렬된다(self-aligned). 상기채널은억제제(inhibitor)를포함하는화학물질을이용하여상기전도성라인을미리정해진깊이로에칭함으로써형성되어결정학적배향(crystallographic orientation)과관계없이에칭의균일성을제공할수 있다. 상기채널내의상기리세싱된전도성라인상에전자이동을방지하는캐핑층(capping layer)이퇴적된다. 상기채널은상기전도성라인의폭 내에상기캐핑층을포함하도록구성된다.

84. 发明授权

KR101844635B1 반도체 구조물 및 이의 제조 방법 有权
标题翻译：半导体结构及其制造方法
公开(公告)号：KR101844635B1
公开(公告)日：2018-04-02
申请号：KR1020150138457
申请日：2015-10-01
申请人： 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
发明人： 시차오웬 , 차이하오이 , 리미릉지 , 치앙융핑
IPC分类号： H01L23/31 , H01L23/485 , H01L23/488 , H01L23/28
CPC分类号： H01L24/02 , H01L21/31053 , H01L21/56 , H01L22/12 , H01L23/3157 , H01L23/3171 , H01L23/3192 , H01L23/562 , H01L24/03 , H01L24/05 , H01L24/11 , H01L24/13 , H01L24/14 , H01L24/16 , H01L2224/02181 , H01L2224/0219 , H01L2224/02311 , H01L2224/02313 , H01L2224/02331 , H01L2224/0235 , H01L2224/02375 , H01L2224/0239 , H01L2224/0332 , H01L2224/03334 , H01L2224/03462 , H01L2224/0384 , H01L2224/039 , H01L2224/0391 , H01L2224/0401 , H01L2224/05008 , H01L2224/05025 , H01L2224/05124 , H01L2224/05139 , H01L2224/05144 , H01L2224/05147 , H01L2224/05155 , H01L2224/05184 , H01L2224/05569 , H01L2224/056 , H01L2224/10126 , H01L2224/11462 , H01L2224/11602 , H01L2224/11849 , H01L2224/119 , H01L2224/13014 , H01L2224/13022 , H01L2224/13024 , H01L2224/13082 , H01L2224/131 , H01L2224/13116 , H01L2224/13118 , H01L2224/13124 , H01L2224/13144 , H01L2224/13147 , H01L2224/1412 , H01L2224/16227 , H01L2224/16238 , H01L2224/92 , H01L2924/01013 , H01L2924/01022 , H01L2924/01028 , H01L2924/01029 , H01L2924/01047 , H01L2924/01073 , H01L2924/01074 , H01L2924/01079 , H01L2924/04941 , H01L2924/04953 , H01L2924/0496 , H01L2924/3511 , H01L2924/3512 , H01L2924/00012 , H01L2924/014 , H01L2924/00014 , H01L2224/0231 , H01L2224/03 , H01L2224/11
摘要： 본개시는반도체구조물을제공한다. 반도체구조물은, 반도성기판, 포스트패시베이션상호접속부(PPI) 및폴리머층을포함한다. PPI는반도성기판위에배치되고전도체를수용하기위한랜딩영역을포함한다. 폴리머층은 PPI 상에있으며, 전도체는폴리머층에의해실질적으로둘러싸이는타원부분을포함하도록전환점에서네킹이이루어진다.
摘要翻译：本公开提供了一种半导体结构。该半导体结构包括半导体衬底，后钝化互连（PPI）和聚合物层。 PPI设置在半导体衬底上并且包括用于接收导体的着陆区域。聚合物层位于PPI上，并且导体在过渡点处颈缩以包括基本上被聚合物层包围的椭圆形部分。

85. 发明公开

KR20180020100A 분할된 솔더 패드를 갖는 집적 회로 다이 审中-公开
标题翻译：集成电路模具有分体焊锡垫
公开(公告)号：KR20180020100A
公开(公告)日：2018-02-27
申请号：KR20170102440
申请日：2017-08-11
申请人： EM MICROELECTRONIC MARIN SA
发明人： KURATLI CHRISTOPH , DUPRAZ YVES
IPC分类号： H01L23/495 , H01L23/00 , H01L23/485 , H01L23/498
CPC分类号： H01L24/09 , G01R31/31715 , H01L22/32 , H01L23/3114 , H01L23/525 , H01L23/528 , H01L23/5286 , H01L24/05 , H01L24/06 , H01L24/16 , H01L24/17 , H01L24/48 , H01L24/49 , H01L2224/02371 , H01L2224/02375 , H01L2224/02377 , H01L2224/0401 , H01L2224/04042 , H01L2224/05015 , H01L2224/05548 , H01L2224/05551 , H01L2224/05552 , H01L2224/05554 , H01L2224/0603 , H01L2224/06051 , H01L2224/06167 , H01L2224/13028 , H01L2224/131 , H01L2224/16106 , H01L2224/1613 , H01L2224/16227 , H01L2224/48227 , H01L2224/49113 , H01L2224/49175 , H01L2924/00014 , H01L2224/05599 , H01L2924/014
摘要： 본발명은집적회로다이 (10') 에관한것으로서, 상기집적회로다이 (10') 는적어도 2개의본드패드들 (20, 21) 재배선층을갖고, 상기재배선층은적어도하나의솔더패드 (19') 로서, 상기솔더패드 (19') 상에배치된동일한솔더볼에의해서로간에전기적접속을가능하게하도록배열되지만, 상기솔더패드 (19') 상에솔더볼의부재시서로전기적으로격리되는, 2개의부분들 (33, 34) 을포함하는, 상기적어도하나의솔더패드 (19') 적어도 2개의재배선와이어들 (22, 23, 39) 로서, 각각의재배선와이어는상기 2개의부분들 (33, 34) 중하나를상기 2개의본드패드들 (20, 21) 중하나에접속하는, 상기적어도 2개의재배선와이어들 (22, 23, 39) 을갖고, 상기솔더패드 (19') 의제 1 부분 (33) 에제 1 재배선와이어 (22) 를통해접속된제 1 본드패드 (20) 는디지털접지에전용되고상기솔더패드 (19') 의제 2 부분 (34) 에제 2 재배선와이어 (23) 를통해접속된제 2 본드패드 (21) 는아날로그접지에전용된다.
摘要翻译：本发明涉及一种电子系统，包括： - 集成电路管芯（10'），其具有：至少两个接合焊盘（20,37）重新分布层，所述重新分布层具有：至少一个焊盘包括两个部分（33,34），所述部分被布置为通过放置在所述焊盘（19'）上的相同焊球实现彼此之间的电连接，但是在所述焊盘（19'）上没有焊球的情况下彼此电隔离焊盘（19'）;至少两个重分配线（22,23,39），每个重连线分别将2个部分（33,34）中的一个连接到2个键合焊盘（20,37）中的一个;第二键合焊盘（39）连接到专用于测试所述集成电路管芯（10'）的焊盘（19'）的第二部分（34）的接地印刷电路板（37），接地的印刷电路板导轨（24）焊球（35）放置在焊盘（19'）和印刷电路板轨道（24）之间。

86. 发明公开

KR20180013800A 패터닝된 층 화합물 审中-公开
标题翻译：图案层化合物
公开(公告)号：KR20180013800A
公开(公告)日：2018-02-07
申请号：KR20170096169
申请日：2017-07-28
IPC分类号： H01L23/00 , C09J9/02 , C09J163/00 , H01L21/56 , H01L23/12 , H01L23/485
CPC分类号： H05K3/305 , B81B2207/097 , B81C1/00309 , H01L24/27 , H01L24/29 , H01L24/32 , H01L24/81 , H01L24/83 , H01L31/0203 , H01L33/48 , H01L2224/16225 , H01L2224/2783 , H01L2224/2919 , H01L2224/32225 , H01L2224/48095 , H01L2224/48137 , H01L2224/73204 , H01L2224/81191 , H01L2224/81203 , H01L2224/818 , H01L2224/83192 , H01L2224/83851 , H01L2224/83855 , H01L2924/15151 , H05K1/056 , H05K1/181 , H05K3/0011 , H05K3/0044 , H05K2201/10674 , H05K2203/107 , H01L2924/0665
摘要： 본발명은적어도부분들에서접착제층(13)이위에도포된기판(11)을포함하는층 화합물(11, 13)에관한것이다. 패터닝된층 화합물(11, 13)을얻기위해기판(11) 및접착제층(13)을관통하여연장하는개구(41)가그 안에도입된다. 칩의외부에배치된활성부분(16)을포함하는마이크로칩(14)이제공되며, 여기서활성부분(16)은센서영역또는방사선커플링-아웃영역이다. 또한, 본발명에따르면, 활성부분(16)이개구(41)를통해노출되도록패터닝된층 화합물(11, 13)의접착제층(13) 상에마이크로칩(14)이배치된다.
摘要翻译：本发明涉及一种方法，其中提供具有至少局部地在其上施加有粘合剂层的基材的层状化合物。为了获得图案化的层状化合物，在其中引入穿过基材并穿过粘合剂层的开口。提供了具有布置在芯片外部的有源区域的微芯片，其中有源区域是传感器区域或辐射耦合输出区域。另外，根据本发明，将微芯片设置在图案化的层状化合物的粘合层上，使得有源区域通过开口暴露。

87. 发明公开

KR20180007662A 회로 모듈의 제조 방법 및 성막 장치 审中-公开
标题翻译：电路模块的制造方法和膜形成装置
公开(公告)号：KR20180007662A
公开(公告)日：2018-01-23
申请号：KR20170067434
申请日：2017-05-31
IPC分类号： H01L23/485 , H01L21/285 , H01L23/00
摘要： (과제) 회로모듈에실드가되는금속막을고정밀도로형성한다. (해결수단) 실장면(10a), 윗면(10b) 및측면(10c)을갖는회로모듈(10)에실드가되는금속막(18)을형성하는회로모듈(10)의제조방법으로서, 회로모듈(10)의실장면(10a)에피복재층(25)을형성하는피복재층형성공정과, 점착부(22)를갖는홀더(21)의점착부(22)에, 회로모듈(10)에형성된피복재층(25)을접촉하고, 윗면(10b) 및측면(10c)을노출시킨상태에서회로모듈(10)을유지하는유지공정과, 회로모듈(10)의윗면(10b)측으로부터성막을행함으로써윗면(10b) 및측면(10c)에금속막(18)을형성하는금속막형성공정과, 회로모듈(10)로부터피복재층(25)을분리하는분리공정을포함한다.
摘要翻译：高精度地在电路模块上形成要被屏蔽的金属膜。一种电路模块（10）的制造方法，用于在电路模块（10）上形成屏蔽金属膜（18），该电路模块具有安装表面（10a），顶表面（10b）和侧表面覆盖材料层形成步骤，形成电路模块10的起居室10a的覆盖材料层25和覆盖材料层形成步骤在层25与电路模块10的上表面10b和上表面10b接触的同时，保持电路模块10处于其中上表面10b和侧表面10c被暴露的状态下的保持步骤，用于在上表面10b和侧表面10c上形成金属膜18的金属膜形成工艺以及用于将覆盖材料层25从电路模块10分离的分离工艺。

88. 发明公开

KR1020170141136A 반도체 패키지의 제조 방법 审中-实审
标题翻译：制造半导体封装的方法
公开(公告)号：KR1020170141136A
公开(公告)日：2017-12-22
申请号：KR1020170074130
申请日：2017-06-13
申请人： 가부시키가이샤 제이디바이스
发明人： 아라키,세이타 , 키타노,카즈히코
IPC分类号： H01L23/14 , H01L23/544 , H01L23/28 , H01L23/485
CPC分类号： H01L21/561 , H01L21/56 , H01L21/78 , H01L23/3128 , H01L24/03 , H01L24/19 , H01L24/20
摘要： 수율이높은반도체패키지의제조방법을제공한다. 본발명의일 실시형태와관련되는반도체패키지의제조방법은, 기재상에외부단자를구비하는적어도 1개의반도체장치를상기외부단자가상기기재에대향하지않도록배치하고, 상기적어도 1개의반도체장치가마련된기재상에, 상기반도체장치의주위를둘러싸는틀을형성하고, 상기틀의내측에수지절연재료를포함하고, 상기반도체장치를봉지하는수지절연층을형성하는것을포함한다.
摘要翻译：提供了一种制造具有高产量的半导体封装的方法。一种用于制造根据本发明的实施方式的半导体封装的方法，具有在基板上的外部端子，所述至少一个半导体器件是一个外部端子，并设置成不面对所述基板，所述至少一个半导体器件形成围绕半导体器件的外围的框架，在框架的内部形成树脂绝缘层，树脂绝缘层包含半导体器件，并且密封半导体器件。

89. 发明公开

KR1020170136444A 결정 방법, 형성 방법, 물품의 제조 방법 및 기억 매체 审中-实审
标题翻译：晶体法，形成方法，制品制造方法和存储介质
公开(公告)号：KR1020170136444A
公开(公告)日：2017-12-11
申请号：KR1020170067382
申请日：2017-05-31
申请人： 캐논 가부시끼가이샤
发明人： 스미요시유헤이
IPC分类号： H01L21/768 , H01L23/13 , H01L21/027 , H01L23/485
摘要： 제1 패턴요소가각각형성된복수의영역을갖는제1 층위의제2 층에, 제2 패턴요소를상기복수의영역의각각에대해서형성할때의오프셋값을결정하는결정방법은, 상기제2 층위에설치되어야할 제3 층에는제3 패턴요소가상기복수의영역에일괄해서형성되고, 상기결정방법은, 상기복수의영역의각각에있어서의상기제1 패턴요소의위치를나타내는제1 층정보를얻는제1 공정과, 상기제1 층정보에기초하여, 상기제3 층에형성해야할 상기제3 패턴요소의위치를나타내는제3 층정보를구하는제2 공정과, 상기제1 층정보및 상기제3 층정보에기초하여, 상기제2 패턴요소가, 상기제1 패턴요소와상기제3 패턴요소에각각중첩되도록상기오프셋값을결정하는제3 공정을포함한다.
摘要翻译：第一到具有多个区域的第一层的第二层，所述图案元件分别形成，在形成的时间来确定的偏移值，对于每一个的确定方法，所述多个第二图案元件的区域，其中所述第二要在所述多个中，决策方法的区域共同形成的层上提供第三层，第三图案元件，所述第一层表示所述第一图案单元中的每个所述多个区域中的位置第二步骤，基于第一层信息获得指示要形成在第三层上的第三图案元素的位置的第三层信息; 以及第三步骤，基于第三层信息确定偏移值，使得第二图案元素分别与第一图案元素和第三图案元素重叠。

90. 发明授权

KR101791748B1 3D 집적 회로(3DIC) 구조체 및 이의 제조 방법 有权
标题翻译： 3D集成电路（3DIC）结构及其制造方法
公开(公告)号：KR101791748B1
公开(公告)日：2017-10-30
申请号：KR1020150162425
申请日：2015-11-19
申请人： 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
发明人： 위첸화 , 리우충시 , 치어우웬치
IPC分类号： H01L25/07 , H01L25/065 , H01L23/485 , H01L23/495 , H01L23/00
CPC分类号： H01L25/0657 , H01L24/81 , H01L25/50 , H01L2224/81007 , H01L2224/81801 , H01L2224/81947 , H01L2224/81948 , H01L2225/06513 , H01L2225/06541
摘要： 하나의실시예의접합형집적회로(IC) 구조체는제1 IC 구조체및 이제1 IC 구조체에접합된제2 IC 구조체를포함한다. 제1 IC 구조체는제1 본딩층및 커넥터를포함한다. 제2 IC 구조체는제1 본딩층에접합되어접촉하는제2 본딩층, 및이 제2 본딩층내의접점패드를포함한다. 커넥터는제1 본딩층과제2 본딩층간의계면을지나연장하고, 접점패드는커넥터의레터럴표면및 측벽과접촉한다.
摘要翻译：一个实施例的结型集成电路（IC）结构包括现在结合到一个IC结构的第一IC结构和第二IC结构。第一IC结构包括第一键合层和连接器。第二IC结构包括与第一结合层接触并与其接触的第二结合层以及第二结合层中的接触垫。连接器延伸超出第一键合层任务和键合层之间的界面，并且接触垫接触连接器的表面和侧壁。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式