专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

71. 发明公开

KR1020100046437A 유기발광다이오드 표시장치 有权
标题翻译：有机发光二极管显示装置
公开(公告)号：KR1020100046437A
公开(公告)日：2010-05-07
申请号：KR1020080105277
申请日：2008-10-27
申请人： 엘지디스플레이 주식회사
发明人： 심재호 , 하용민
IPC分类号： G09G3/30 , G09G3/32 , G09G3/20 , H01L51/50
CPC分类号： H01L21/02576 , H01L21/02579 , H01L21/8238 , H01L51/0508 , H01L2027/11879
摘要： PURPOSE: An organic light emitting diode display device is provided to implement uniform image quality by minimizing the unevenness of electrical characteristic of TFT and interference of power voltage drop. CONSTITUTION: An organic light emitting diode display device includes a plurality of light emitting cells(1). A light emitting cell comprises a first switch element(T1), a second switch element(T2), a third switch element(T3), a driver component, an organic light-emitting diode device(OLED), and a storage capacitor(Cstg). The first switch element supplies a voltage to the first node through a data line. A second switch element supplies a direct high potential power voltage to a second node. A third switch element supplies high AC potential power voltage to the second node. The driver component is connected between a first node, a second node, and a third node.
摘要翻译：目的：提供一种有机发光二极管显示装置，通过最小化TFT的电气特性不均匀性和电源电压降的干扰来实现均匀的图像质量。构成：有机发光二极管显示装置包括多个发光单元（1）。发光单元包括第一开关元件（T1），第二开关元件（T2），第三开关元件（T3），驱动器元件，有机发光二极管器件（OLED）和存储电容器（Cstg ）。第一开关元件通过数据线向第一节点提供电压。第二开关元件将直接高电位电压提供给第二节点。第三开关元件向第二节点提供高AC电位电压。驱动器组件连接在第一节点，第二节点和第三节点之间。

72. 发明公开

KR1020080078590A 반도체기억장치 및 그 제조 방법 有权
标题翻译：半导体存储器件及其制造工艺
公开(公告)号：KR1020080078590A
公开(公告)日：2008-08-27
申请号：KR1020080016108
申请日：2008-02-22
申请人： 후지쯔 세미컨덕터 가부시키가이샤
发明人： 야스다마코토
IPC分类号： H01L27/11 , H01L21/8244
CPC分类号： G11C11/412 , G11C11/40 , H01L21/76816 , H01L21/76895 , H01L21/8238 , H01L27/0207 , H01L27/0629 , H01L27/105 , H01L27/11 , H01L27/1104 , H01L27/1112 , H01L27/1116 , H01L28/20
摘要： A semiconductor memory device and a fabrication process thereof are provided to prevent increase of source resistance in a load transistor by causing a via contact to contact a high density diffusion region. A semiconductor memory device comprises a first CMOS inverter of first and second MOS transistors connected in series, a second CMOS inverter of third and fourth MOS transistors connected in series and forming a flip-flop circuit together with the first CMOS inverter, and a polysilicon resistance element(R,23D) formed on a device isolation region, each of the first and third MOS transistors is formed in a device region of a first conductivity type and includes a second conductivity type drain region(21d) at an outer side of a sidewall insulation film of the gate electrode with a larger depth than a drain extension region(21b) thereof, wherein a source region(21a) is formed deeper than a drain extension region, the polysilicon gate electrode(23A,23C) has a film thickness identical to a film thickness of the polysilicon resistance element(23D), the source region and the polysilicon resistance element are doped with the same dopant element. Via contacts(25A,25B) are formed on the source/drain regions. The invention addresses the problem of increase of some resistance caused by misalignment of the power contact in the load transistor.
摘要翻译：提供一种半导体存储器件及其制造方法，以通过使通孔接触接触高密度扩散区域来防止负载晶体管中源极电阻的增加。半导体存储器件包括串联连接的第一和第二MOS晶体管的第一CMOS反相器，串联连接的第三和第四MOS晶体管的第二CMOS反相器以及与第一CMOS反相器一起形成触发器电路，以及多晶硅电阻形成在器件隔离区上的元件（R，23D），第一和第三MOS晶体管中的每一个形成在第一导电类型的器件区域中，并且在侧壁的外侧包括第二导电类型漏极区（21d）所述栅电极的绝缘膜的深度大于其漏极延伸区域（21b）的深度，其中源极区域（21a）形成为比漏极延伸区域更深，所述多晶硅栅电极（23A，23C）具有相同的膜厚度对于多晶硅电阻元件（23D）的膜厚度，源极区域和多晶硅电阻元件掺杂相同的掺杂元素。通过触点（25A，25B）形成在源极/漏极区域上。本发明解决了由负载晶体管中的功率接触不对准引起的一些电阻增加的问题。

73. 发明授权

KR100829117B1 ＣＭＯＳ 구조의 무선통신 시스템 및 그 제조 방법 有权
标题翻译：基于CMOS结构的无线通信系统及其制造方法
公开(公告)号：KR100829117B1
公开(公告)日：2008-05-14
申请号：KR1020060120683
申请日：2006-12-01
申请人： 연세대학교 산학협력단
发明人： 강효순 , 이광현 , 최우영
IPC分类号： H04B1/04 , H04B1/40
CPC分类号： H04B1/04 , H04B2001/0491 , H01L21/8238 , H01L27/092 , H04B1/0475 , H04B1/1018 , H04B1/16 , H04B2001/0408
摘要： A wireless communication system of CMOS(Complementary Metal Oxide Semiconductor) structure and a manufacturing method thereof are provided to simplify an oscillator and a mixer used in a transmitter of the wireless communication system by using a CMOS-structured IMPATT(Impact Avalanche Transit Time) diode self-oscillating mixer, thereby simplifying a structure of the wireless communication system. An IMPATT diode oscillator(14) outputs a signal having a preset oscillating frequency. A mixer(12) inputs an input signal and an oscillating signal outputted from the oscillator to perform frequency conversion. A filter(16) removes noise from the frequency-converted signals. An amplifier(18) individually amplifies the frequency-converted signals and the oscillating signal outputted from the oscillator to deliver the amplified signals through an antenna.
摘要翻译：提供了一种CMOS（互补金属氧化物半导体）结构的无线通信系统及其制造方法，其通过使用CMOS结构的IMPATT（Impact Avalanche Transit Time）二极管来简化无线通信系统的发射机中使用的振荡器和混频器自振荡混频器，从而简化无线通信系统的结构。 IMPATT二极管振荡器（14）输出具有预设振荡频率的信号。混频器（12）输入从振荡器输出的输入信号和振荡信号以进行频率转换。滤波器（16）从频率转换信号中去除噪声。放大器（18）分别放大从振荡器输出的频率转换信号和振荡信号，以通过天线传送放大的信号。

74. 发明公开

KR1020080020417A ＣＭＯＳ 소자의 ＳＰＩＣＥ 모델링 방법 失效
标题翻译： CMOS设备的SPICE MODEL EXTRACTION
公开(公告)号：KR1020080020417A
公开(公告)日：2008-03-05
申请号：KR1020060083927
申请日：2006-08-31
申请人： 동부일렉트로닉스 주식회사
发明人： 곽상훈 , 임광현
IPC分类号： G06F17/50 , H01L21/8238 , H01L27/092 , B82Y35/00
CPC分类号： G06F17/5036 , B82Y35/00 , H01L21/8238 , H01L27/092
摘要： A SPICE(Simulation Program with Integrated Circuit Emphasis) modeling method of a CMOS(Complementary Metal Oxide Semiconductor) element is provided to model features definitely on gate tunneling current, GIDL(Gate Induced Drain Leakage) current and STI(Shallow Trench Isolation) stress effect by applying a BSIM4 model to a measured value of a guaranteed element. A SPICE modelling method comprises the following several steps. A CMOS element is produced. Various electric feature data of the produced CMOS element is measured. A set of SPICE model parameters is established by using the measured data. Gate tunneling leakage current and GIDL parameters of a BSIM4 model are extracted. A feature of the CMOS element is measured by using the SPICE model parameter value, the gate tunneling leakage current and the GIDL parameter. The SPICE model parameter is modelled for analyzing the gate leakage current of the STI stress effect of the CMOS element.
摘要翻译：提供CMOS（互补金属氧化物半导体）元件的SPICE（具有集成电路强调的仿真程序）建模方法来模拟栅极隧道电流，GIDL（栅极引入漏极泄漏）电流和STI（浅沟槽隔离）应力效应的特征通过将BSIM4模型应用于有保证元素的测量值。 SPICE建模方法包括以下几个步骤。产生CMOS元件。测量所产生的CMOS元件的各种电特征数据。通过使用测量数据建立一组SPICE模型参数。提取了BSIM4模型的栅极隧道泄漏电流和GIDL参数。通过使用SPICE模型参数值，栅极隧道漏电流和GIDL参数来测量CMOS元件的特征。 SPICE模型参数建模用于分析CMOS元件的STI应力效应的栅极漏电流。

75. 发明授权

KR100770269B1 박막트랜지스터의 제조방법 有权
标题翻译：薄膜晶体管的制作方法
公开(公告)号：KR100770269B1
公开(公告)日：2007-10-25
申请号：KR1020060044817
申请日：2006-05-18
申请人： 삼성에스디아이 주식회사
发明人： 양태훈 , 이기용 , 서진욱 , 박병건
IPC分类号： H01L29/786
CPC分类号： H01L21/02672 , H01L21/02488 , H01L21/02532 , H01L21/3226 , H01L27/1277 , H01L27/1288 , H01L21/8238
摘要： A method of manufacturing a thin film transistor is provided to reduce the amount of a metal catalyst remaining in a semiconductor layer remarkably and to reduce the number of mask processes by using a P ion implantation and heat treatment. A substrate(100) has a first region(A) and a second region(B). An amorphous silicon layer is formed on the substrate. A capping layer is formed on the amorphous silicon layer. A metal catalyst is deposited on the capping layer. The amorphous silicon layer is changed into a polycrystalline silicon layer by using first and second heat treatment. The capping layer is removed therefrom. First and second semiconductor layers(132,134) are formed on the first and second regions by patterning selectively the polycrystalline silicon layer. A gate insulating layer and a gate electrode(151,152) are formed on the first and second semiconductor layers, respectively. First ion implantation is performed on the first and second semiconductor layers by using one selected from a group consisting of P, PHx+ or P2Hx. Second ion implantation is performed on the first or second semiconductor layers. Third heat treatment is performed on the resultant structure in order to remove the remaining metal catalyst from the first and second semiconductor layers.
摘要翻译：提供一种制造薄膜晶体管的方法，以显着减少半导体层中残留的金属催化剂的量并通过使用P离子注入和热处理来减少掩模过程的数量。基板（100）具有第一区域（A）和第二区域（B）。在基板上形成非晶硅层。在非晶硅层上形成覆盖层。在覆盖层上沉积金属催化剂。通过使用第一和第二热处理将非晶硅层变成多晶硅层。盖层从中去除。通过对多晶硅层进行构图，在第一和第二区域上形成第一和第二半导体层（132,134）。分别在第一和第二半导体层上形成栅极绝缘层和栅电极（151,152）。通过使用从由P，PHx +或P2Hx组成的组中选择的一种，在第一和第二半导体层上进行第一离子注入。在第一或第二半导体层上执行第二离子注入。对所得到的结构进行第三次热处理，以从第一和第二半导体层去除剩余的金属催化剂。

76. 发明公开

KR1020070036213A 듀얼폴리 리세스게이트의 제조 방법 失效
标题翻译：制造双重多晶硅闸门的方法
公开(公告)号：KR1020070036213A
公开(公告)日：2007-04-03
申请号：KR1020050090944
申请日：2005-09-29
申请人： 에스케이하이닉스 주식회사
发明人： 유재선 , 김석기
IPC分类号： H01L21/336 , H01L29/78
CPC分类号： H01L21/823412 , H01L21/8238 , H01L29/4236 , H01L29/66621
摘要： 본 발명은 채널손실을 방지하면서 리세스게이트 구조와 듀얼폴리게이트구조를 동시에 형성할 수 있는 듀얼폴리리세스게이트의 제조 방법을 제공하기 위한 것으로, 본 발명의 듀얼폴리 리세스게이트의 제조 방법은 셀영역과 주변영역-NMOS 영역과 PMOS 영역 포함-이 정의된 반도체기판의 상기 셀영역에 리세스게이트패턴을 형성하는 단계; 상기 리세스게이트패턴을 포함한 전면에 게이트산화막을 형성하는 단계; 상기 게이트산화막 상에 상기 리세스게이트패턴의 내부에 매립되는 불순물이 도핑된 제1폴리실리콘을 형성하는 단계; 상기 제1폴리실리콘을 포함한 전면에 상기 셀영역과 NMOS 영역에 대응하여 N형 불순물이 도핑되고 상기 PMOS 영역에 대응하여 P형 불순물이 도핑된 제2폴리실리콘을 형성하는 단계; 상기 제2폴리실리콘 상에 게이트금속과 하드마스크질화막을 형성하는 단계; 및 상기 하드마스크질화막, 게이트금속 및 상기 제2폴리실리콘에 대해 게이트패터닝을 진행하는 단계를 포함한다.
듀얼폴리 리세스게이트, 채널손실, 폴리실리콘, 언도우프드, 전면식각

77. 发明授权

KR100601973B1 나노 입자를 이용한 나노 스케일의 반도체 소자의 제조 방법 有权
标题翻译：使用纳米颗粒制造纳米级半导体器件的方法
公开(公告)号：KR100601973B1
公开(公告)日：2006-07-18
申请号：KR1020040097594
申请日：2004-11-25
申请人： 삼성전자주식회사
发明人： 김훈 , 송인재 , 김원주 , 최병룡
IPC分类号： H01L29/80 , H01L27/092 , B82Y10/00
CPC分类号： H01L21/8238 , H01L21/3212 , H01L33/08 , H01L33/24 , Y10S977/755 , Y10S977/758 , Y10S977/773
摘要： 본 발명은 마스크나 미세 패턴 없이 나노 입자를 이용하여 나노 스케일의 PN 접합 소자 또는 CMOS(Complementary Metal-Oxide Semiconductor)와 같은 나노 스케일의 반도체 소자를 제조하는 방법을 개시한다. 본 발명에 따른 나노 스케일의 반도체 소자 제조 방법은, 반도체 기판 위에 다수의 나노 입자들을 고르게 분산시키는 단계; 상기 나노 입자들을 덮도록 상기 반도체 기판 위에 절연층을 형성하는 단계; 상기 절연층 및 나노 입자들의 상면을 부분적으로 제거하는 단계; 상기 절연층 내의 나노 입자들을 선택적으로 제거하는 단계; 및 상기 나노 입자들이 제거된 부분들을 통해 상기 반도체 기판을 부분적으로 도핑함으로써, 상기 반도체 기판 내에 도핑된 반도체층들을 부분적으로 형성하는 단계;를 포함하는 것을 특징으로 한다.

78. 发明公开

KR1020060077037A 반도체 소자의 제조 방법 失效
标题翻译：制造半导体器件的方法
公开(公告)号：KR1020060077037A
公开(公告)日：2006-07-05
申请号：KR1020040115678
申请日：2004-12-29
申请人： 동부일렉트로닉스 주식회사
发明人： 김학동
IPC分类号： H01L27/092
CPC分类号： H01L21/8238 , H01L21/0217 , H01L21/02274 , H01L21/02321 , H01L21/823835 , H01L29/7843
摘要： 본 발명은 반도체 소자의 제조 방법에 관한 것으로, 실리사이드막을 형성하는 단계; PECVD 방법으로 실리콘 질화막을 증착하는 단계; NMOS 영역에 포토 마스크를 오픈하는 단계; 상기 NMOS 영역에 게르마늄 이온을 주입하는 단계 및 상기 포토 마스크를 제거하는 단계로 이루어짐에 기술적 특징이 있고, 실리사이드를 형성하고, PECVD로 실리콘 질화막을 증착한 후, 포토 마스크를 이용하여 NMOS 영역을 오픈하며, 게르마늄 이온을 주입함으로써 실리콘 질화막의 압축 응력을 완화시켜 PMOS 영역의 구동 전류를 향상하는 효과가 있다.
PMOS, 게르마늄 이온, PCVD, 실리콘 질화막
摘要翻译：本发明涉及一种用于制造半导体器件，硅化物薄膜形成方法; 通过沉积PECVD法的氮化硅膜; 进一步包括：打开在NMOS区域的光掩模; 在由步骤和用于植入锗离子进入NMOS区域和技术特征，以形成硅化物，通过PECVD，在沉积氮化硅膜使用光掩模之后去除光掩模的步骤，和开放到所述NMOS区域的，有减轻氮化硅膜的压缩应力通过注入锗离子提高了PMOS区域的驱动电流的效果。

79. 发明公开

KR1020060027525A 함몰된 채널 영역을 갖는 반도체 소자의 제조방법 无效
标题翻译：形成具有被记录的晶体管通道区域的半导体器件的方法
公开(公告)号：KR1020060027525A
公开(公告)日：2006-03-28
申请号：KR1020040076351
申请日：2004-09-23
申请人： 삼성전자주식회사
发明人： 박병준 , 권준모 , 우동수 , 오호진
IPC分类号： H01L29/78 , H01L21/336
CPC分类号： H01L21/76237 , H01L21/76227 , H01L21/823462 , H01L21/8238 , H01L29/42312
摘要： 보이드가 없는 게이트 전극을 갖는 함몰형 채널 영역을 갖는 반도체 소자의 제조방법을 개시한다. 개시된 본 발명은, 셀 영역 및 주변 영역을 포함하는 반도체 기판상에 소자 분리막을 형성한다음, 상기 반도체 기판의 게이트 전극 예정 영역중 선택된 영역에 트렌치를 형성하고, 상기 반도체 기판 표면에 게이트 절연막을 형성한다. 상기 게이트 절연막 상부에 상기 트렌치가 매립되도록 N형 불순물이 포함된 제 1 다결정 실리콘막을 형성하고, 상기 제 1 다결정 실리콘막을 소정 두께만큼 제거한다. 상기 제 1 다결정 실리콘막 상부에 제 2 다결정 실리콘막을 형성한다음, 상기 제2 다결정 실리콘막을 소정 부분 패터닝하여, 상기 셀 영역 및 주변 영역에 트랜지스터 게이트 전극을 형성한다.
함몰된 채널(RCAT), 듀얼 폴리,

80. 发明公开

KR1020050092554A 박막과 이의 제조 방법 및 이를 이용한 반도체 장치의제조 방법 有权
标题翻译：半导体器件的薄膜，用于形成薄膜的方法和使用形成薄膜的方法形成半导体器件的方法
公开(公告)号：KR1020050092554A
公开(公告)日：2005-09-22
申请号：KR1020040017645
申请日：2004-03-16
申请人： 매그나칩 반도체 유한회사
发明人： 차한섭
IPC分类号： H01L27/092 , H01L21/8234
CPC分类号： H01L27/092 , H01L21/02271 , H01L21/02274 , H01L21/02321 , H01L21/8238 , H01L29/7843
摘要： 반도체 장치의 박막과 이의 제조 방법 및 이를 이용한 반도체 장치의 제조 방법이 개시된다. 기판에 엔-모오스 트랜지스터와 피-모오스 트랜지스터를 형성한 후, 상기 기판의 엔-모오스 트랜지스터 영역 상에 장력이 가해지는 제1박막을 형성하고, 상기 기판의 피-모오스 트랜지스터 영역 상에 압축력이 가해지는 제2박막을 형성한다. 이는, 박막에 압축력이 가해질 경우에는 피-모오스 트랜지스터의 특성은 좋아지고, 박막에 장력이 가해지는 경우에는 엔-모오스 트랜지스터의 특성이 좋아지기 때문이다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式