专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

71. 发明授权

KR100043792B1 디지탈 교환기의 채널데이타 검출장치 失效
公开(公告)号：KR100043792B1
公开(公告)日：1991-08-26
申请号：KR1019880012631
申请日：1988-09-29
申请人： 삼성반도체통신주식회사
发明人： 권헌철
IPC分类号： H04Q1/20

72. 实用新型

KR2019910006303Y1 중앙처리장치의 제어에 의한 파워공급회로 失效
标题翻译：电源电路由中央处理器控制
公开(公告)号：KR2019910006303Y1
公开(公告)日：1991-08-22
申请号：KR2019880015647
申请日：1988-09-24
申请人： 삼성반도체통신주식회사
发明人： 박성규
IPC分类号： H04M19/00
摘要： 내용 없음.

73. 实用新型

KR2019910006290Y1 반향 손실 측정회로 失效
标题翻译：回声损耗测量电路
公开(公告)号：KR2019910006290Y1
公开(公告)日：1991-08-22
申请号：KR2019880012523
申请日：1988-07-30
申请人： 삼성반도체통신주식회사
发明人： 이종철
IPC分类号： G01R21/06
摘要： 내용 없음.

74. 发明授权

KR1019910006091B1 반도체 장치의 제조방법 失效
标题翻译：半导体器件的制造方法
公开(公告)号：KR1019910006091B1
公开(公告)日：1991-08-12
申请号：KR1019880006444
申请日：1988-05-31
申请人： 삼성반도체통신주식회사
发明人： 허서석 , 김원주 , 유병덕 , 이수천
IPC分类号： H01L21/28
摘要： The semiconductor device for removing the nucleation of tungsten is manufactured by the following steps: forming a contact hole using lithography metthod after depositing a first oxide layer (3) on impurity-implanted Si-substrate (1); forming a selective tungsten (5) at contact hole (4); silicidation of tungsten nucleation (6) formed on oxide layer by depositing tungsten silicide (7) on substrate (1). The tungsten silicide is deposited by low pressure chemical vapour deposition (LPCVD) method and etched by plasma.
摘要翻译：通过以下步骤制造用于去除钨成核的半导体器件：在杂质注入的Si衬底（1）上沉积第一氧化物层（3）之后，使用光刻法形成接触孔; 在接触孔（4）上形成选择性钨（5）; 通过在衬底（1）上沉积硅化钨（7），在氧化物层上形成钨成核（6）的硅化物。硅化钨通过低压化学气相沉积（LPCVD）法沉积并用等离子体蚀刻。

75. 发明授权

KR1019910006089B1 반도체 장치의 제조방법 失效
标题翻译：半导体器件的制造方法
公开(公告)号：KR1019910006089B1
公开(公告)日：1991-08-12
申请号：KR1019880003927
申请日：1988-04-07
申请人： 삼성반도체통신주식회사
发明人： 이철진 , 김병준
IPC分类号： H01L21/28
摘要： The semiconductor device for improving the step coverage is manufactured by forming a barrier metal on the semiconductor substrate and thin metal film. The double layer of Ti and TiN, or Ti metal film or at least one of silicides is used as barrier metal. The substrate temperature is maintained at 350 deg.C and the bias power is 150-500 wt.
摘要翻译：通过在半导体衬底和薄金属膜上形成阻挡金属来制造用于提高台阶覆盖的半导体器件。使用双层Ti和TiN或Ti金属膜或至少一种硅化物作为阻挡金属。基板温度保持在350℃，偏压功率为150-500wt。

76. 发明授权

KR1019910006086B1 반도체 제조용 석영관 및 그의 제조방법 失效
标题翻译：石墨管及其制造半导体器件的制造方法
公开(公告)号：KR1019910006086B1
公开(公告)日：1991-08-12
申请号：KR1019880003360
申请日：1988-03-28
申请人： 삼성반도체통신주식회사
发明人： 김남윤
IPC分类号： H01L21/00 , B23Q3/00
摘要： Quartz tube for diffusion processing comprises a large number of projecting part formed by appling a presure at inner side of quartz tube (100). The annealing treatment is used to remove the inner stress after forming a projecting part (100'). Annealing temperature is 1215 deg.C. This provides the advantage for preventing the bend by heating wire of electric furnace.
摘要翻译：用于扩散处理的石英管包括通过在石英管（100）的内侧施加压力而形成的大量突出部分。退火处理用于在形成突出部分（100'）之后去除内部应力。退火温度为1215℃。这提供了通过加热电炉的电线来防止弯曲的优点。

77. 实用新型

KR200058273Y1 자동 전원스위치의 동작표시부가 내장된 집적회로 失效
标题翻译：内置自动电源开关显示的集成电路
公开(公告)号：KR200058273Y1
公开(公告)日：1991-08-07
申请号：KR2019870023439
申请日：1987-12-29
申请人： 삼성반도체통신주식회사
发明人： 김원영 , 홍성일
IPC分类号： G09G3/00 , H03K17/00

78. 发明授权

KR1019910005907B1 확장기능 A/D콘버터 失效
标题翻译：扩展功能A / D转换器
公开(公告)号：KR1019910005907B1
公开(公告)日：1991-08-06
申请号：KR1019880000858
申请日：1988-01-30
申请人： 삼성반도체통신주식회사
发明人： 김흥석
IPC分类号： H03M1/12
摘要： The high speed A/D converter converts the bit data providing from each block to the parallel output data extended 2 square m times. The conversion rate of the converter becomes 1/2 square m times of the sampling frequency. The converter comprises an A/D converter (B1) converting the serial input analog signal to the multi parallel digital one, multi serial-in parallel-out (SIPO) (B2) providing 2 square m times outputs agaist each input of the converter, and a clock generator (B3) providing two kinds of clock to the SIPO.
摘要翻译：高速A / D转换器将从每个块提供的位数据转换为扩展2平方米的并行输出数据。转换器的转换速率为采样频率的1/2平方m倍。该转换器包括将串行输入模拟信号转换为多并行数字转换器（B1），多串并并联输出（SIPO）（B2），提供转换器每个输入端的两平方m输出，以及向SIPO提供两种时钟的时钟发生器（B3）。

79. 发明授权

KR1019910005826B1 필기체숫자인식에의한팩시밀리의자동다이얼링방식 失效
标题翻译：通过手写识别自动拨打传真
公开(公告)号：KR1019910005826B1
公开(公告)日：1991-08-03
申请号：KR1019880008026
申请日：1988-06-30
申请人： 삼성반도체통신주식회사
发明人： 장영화
IPC分类号： H04N1/42
摘要： The method dials the counter part automatically by recognising the character written by hand on the number boxes of the OCR sheet. The method comprises steps; (a) inputting the image data from the OCR sheet; (b) detecting the row and columm reference marks of the input data and separating the number box with the detected marks; (c) extracting the hand-written number from the box by scanning; (d) recognising the scanned image data as the number; (e) storing the recognised number in the memory and checking whether the sheet is scanned completly; (f) feeding out the sheet if not recognising the number; and (g) dialing with the recognised number.
摘要翻译：该方法通过识别手写在OCR表的数字框上的字符来自动拨打计数器部分。该方法包括步骤：（a）从OCR表输入图像数据; （b）检测输入数据的行和列参考标记，并用检测到的标记分隔数字框; （c）通过扫描从箱中提取手写的数字; （d）将扫描图像数据识别为数字; （e）将识别的号码存储在存储器中并检查纸张是否完整扫描; （f）如果不识别号码，则送出纸张; 和（g）拨打公认号码。

80. 发明授权

KR1019910005794B1 반도체 시간 지연소자 失效
标题翻译：半导体时间延迟元件
公开(公告)号：KR1019910005794B1
公开(公告)日：1991-08-03
申请号：KR1019880006916
申请日：1988-06-09
申请人： 삼성반도체통신주식회사
发明人： 김창현 , 최원태
IPC分类号： H03K5/00
CPC分类号： H03K5/133 , H03K2005/0013 , H03K2005/00195
摘要： The time delay device comprises a first CMOS inverter with first P and NMOS transistors (41)(42) in series, a second CMOS inverter with second P and NMOS transistors (43)(44), first JFET (45)(47) coannected between a power supply terminal (vcc) and the PMOS transistors (41)(43) and second JFET (46)(48) connected between a ground terminal (Vss) and the NMOS transistors (42)(44). An input terminal is connected to the gates of the transistors (41)(42). An output terminal is connected to the drains of the transistors (43)(44). The device has unvarying delay time which does not change with potential level of applied voltage supply or with change in temperature.
摘要翻译：时延装置包括具有串联的第一P和NMOS晶体管（41）的第一CMOS反相器，具有第二P和NMOS晶体管（43）（44）的第二CMOS反相器，第一JFET（45）（47）在电源端子（Vcc）和连接在接地端子（Vss）和NMOS晶体管（42）（44）之间的PMOS晶体管（41）（43）和第二JFET（46）（48）之间。输入端子连接到晶体管（41）（42）的栅极。输出端子连接到晶体管（43）（44）的漏极。该器件具有不变的延迟时间，随着施加的电压供应的电位或温度的变化而不会改变。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式