专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

61. 发明公开

KR1019960036310A 펄스폭변조 삼각파발생장치 失效
标题翻译：脉宽调制三角波发生器
公开(公告)号：KR1019960036310A
公开(公告)日：1996-10-28
申请号：KR1019950005631
申请日：1995-03-17
申请人： 엘에스산전 주식회사
发明人： 김철오
IPC分类号： H03K4/00
摘要： 본 발명은 펄스폭변조 삼각파발생장치에 관한 것으로, 삼각파 진폭값을 저장하기 위한 삼각파 진폭 레지스터와, 상승/하강 신호에 따라 상기 삼각파 진폭값의 음의값 또는 감각파 진폭값-1값을 진폭값 로드 신호로 선택하여 출력하기 위한 제1멀티플렉서와, 카운트 로드신호에 따라 상기 진폭값 로드값을 로드하여 카운트하기 위한 카운터와, 상기 진폭값으로부터 양의 진폭값과 음의 진폭값을 래치하기 제1 및 제2 래치와, 상기 양의 진폭값과 카운터의 카운트값을 비교하여 상기 제2래치의 인에어블신호를 출력하는 제1비교와, 상기 음의 진폭값과 카운터의 카운트값을 비교하여 상기 제1래치의 인에이블신호로 출력하는 제2비교기와, 상기 제1 및 제2비교기의 출력신호를 선택신호로하여 제1 또는 0을 선택하여 상승/하강신호로 출력하기 위한 제2멀티플 랙서 및 상기 제1 및 제2비교기의 출력으로부터 카운트로드신호와 제3래치의 인에이블 신호를 생성하기 위한 제1논리회로부로 이루어진 삼각파 발생부와 ; 3상값 저장하기 위한 3래지스터와 , 상기 진폭값과 3상값을 비교하기 위 제3비교기와, 상기 진폭값의 음의값과 3상값을 비교하기 위한 제4비교기와, 상기 제3래치의 인에이블신호에 따라 상기 제3비교기의 출력신호를 입력으로하여 제1플립플롭의 프리셋신호를 출력하기 하는 제2플립플롭과, 상기 제3래치의 인에이블신호에 따라 상기 제4비교기의 출력신호를 입력하여 제1플립플롭의 클리어 신호를 출력하기 하는 제3플립플롭과, 상기 제1논리회로부의 출력신호를 인에이블신호로하여 상기 3값을 래치하기 위한 제3래치와, 상기 제3래치의 출력과 카운트값을 비교하기 위한 제5비교기와, 상기 제5비교기의 출력에 따라 상승/하강 신호를 입력하고 상기 제2 및 제3플립플롭의 출력신호를 프리셋 및 클리어신호화하는 제1플립플롭과, 상기 제1플립플롭의 출력 반주기 지연시키기 위한 제4플립플롭과, 상기, 제4플립플롭의 입력 및 출력신호를 입력하여 에지신호를 생성하기 위한 제1논리회로부와, 상기 에지신호에 따라 데드타임을 제어하기 위한 데드타임제어부 및 상기 데드타임 제어부의 출력과 차단신호 및 제4플립플롭의 출력신호 또는 그 반전신호를 입력으로하여 음과 양의 3상신호를 발생하는 제3논리회로부로 이루어진 3상신호발생부를 포함하여 구성되며, 삼각파 캐리어 주파수가 변경되더라도 정확한 신호발생이 가능하며 이를 통해 과도기적인 오동작 또는 오차를 유발하지 않기 때문에 펄스폭 변조 캐리어 주파수를 분산 또는 이동시켜 소음을 최소화할 수 있는 효과가 있다.

62. 发明公开

KR1019940004956A 듀티사이클제어회로 失效
标题翻译：占空比控制电路
公开(公告)号：KR1019940004956A
公开(公告)日：1994-03-16
申请号：KR1019930013548
申请日：1993-07-19
申请人： 삼성세미콘덕터, 인코포레이티드
发明人： 슘,다니엘 , 찬,슈판
IPC分类号： H03K4/00
摘要： 임의의 듀티 사이클을 가지는 입력 신호를 50%듀티 사이클을 가지는 출력 신호로 변환하기 위한 회로를 제공한다. 대역통과필터는 입력신호로부터 원하지 않은 DC 및 고주파수 성분을 제거한다. 비교기는 필터링된 신호를 기준전압과 비교하여 50%듀티 사이클을 가지는 출력 신호를 발생하기 위하여 매우 높은 이득증폭을 행한다.
일실시예에 있어서, 두개의 대역통과 필터는 신호를 비교기에 제공하기 이전에 그 신호를 조절하는데 사용된다. 각 대역통과 단계는 저역통과필터링 후 고역통과필터링을 행하도록 구성된다.

63. 发明授权

KR100065289B1 아날로그신호 발생회로 失效
标题翻译：模拟信号发生电路
公开(公告)号：KR100065289B1
公开(公告)日：1993-09-08
申请号：KR1019900003213
申请日：1990-03-10
申请人： 현대반도체 주식회사
发明人： 김형제
IPC分类号： H03K4/00

64. 发明公开

KR1019930015329A 위상 어큐뮬레이터의 성능 개선회로 失效
标题翻译：相位累加器的性能改进会议
公开(公告)号：KR1019930015329A
公开(公告)日：1993-07-24
申请号：KR1019910022466
申请日：1991-12-07
申请人： 한국전자통신연구원
发明人： 정용주 , 최각진 , 김영일 , 전용태 , 김도욱
IPC分类号： H03K4/00
摘要： 본 발명은 주파수 합성기에 사용되는 위상 어큐뮬레이터에 관한 것이다.
본 발명은 클럭 신호 공급라인, 초기화 신호 공급라인, 및 입력단을 상기 클럭신호 공급라인에 연결하고 출력단을 상기 초기화 신호 공급라인에 연결하여, 상기 어큐뮬레이터에 누적된 위상값이 2π를 초과할때마다 상기 어큐뮬레이터로 상기 초기화 신호 공급 라인을 통해 초기화 신호를 출력하는 어큐뮬레이터 초기화 수단을 구비하고 있는 것을 특징으로 한다.

65. 实用新型

KR2019930012301U 리모트 콘트롤 리시버의 파형 정형 회로 无效
标题翻译：遥控接收机的波形整形电路
公开(公告)号：KR2019930012301U
公开(公告)日：1993-06-25
申请号：KR2019910020504
申请日：1991-11-27
申请人： 주식회사 엘지이아이
发明人： 황덕수
IPC分类号： H03K4/00

66. 实用新型

KR2019920005443U 공통 신호 조절 회로 无效
标题翻译：常见的信号调理电路
公开(公告)号：KR2019920005443U
公开(公告)日：1992-03-26
申请号：KR2019900013473
申请日：1990-08-31
申请人： 삼성전자주식회사
发明人： 이종원
IPC分类号： H03K4/00

67. 发明授权

KR101516867B1 프로그램 가능 전압 소스용 시스템 및 방법 有权
标题翻译：用于可编程电压源的系统和方法
公开(公告)号：KR101516867B1
公开(公告)日：2015-05-04
申请号：KR1020130048177
申请日：2013-04-30
申请人： 인피니언 테크놀로지스 아게
发明人： 크롭피치마이클
IPC分类号： H03K4/00 , H03K17/687 , H03K19/00
摘要： 실시예에 따르면, 차지 펌프 동작 방법은 차지 펌프 캐패시터의 대응 그룹의 제 1 노드에 결합된 출력을 갖는 복수의 클럭 생성기에 제 1 프로그램 가능 전압을 제공하는 단계와, 차지 펌프 캐패시터의 대응 그룹 중 하나로부터 하나의 캐패시터의 제 2 노드를 선택하는 단계를 포함한다. 클럭 생성기는 제 1 프로그램 가능 전압에 비례하는 진폭을 갖는 복수의 클럭 신호를 생성한다.
摘要翻译：根据一个实施例，一种电荷泵操作方法包括：向多个时钟发生器提供第一可编程电压，所述多个时钟发生器具有耦合到对应的一组电荷泵电容器的第一节点的输出，并从第二节点选择一个电容器的第二节点。时钟发生器产生具有与第一可编程电压成比例的幅度的多个时钟信号。

68. 发明授权

KR100656377B1 다중 채널 데이터 검증 장치 및 방법 失效
标题翻译： 다중채널데이터검증장치및방법
公开(公告)号：KR100656377B1
公开(公告)日：2006-12-11
申请号：KR1020050124051
申请日：2005-12-15
申请人： 한국전자통신연구원
发明人： 신종윤 , 고제수
IPC分类号： H04L12/26 , H04L12/24 , H03K4/00
摘要： An apparatus and a method for verifying multiple-channel data are provided to verify each data channel and skew compensating channels, thereby previously predicting problems which may occur in a process of transceiving the multi-channel data. An apparatus(300) for verifying multiple-channel data comprises the followings: a receiver(310) which receives N channels generated on the basis of an inputted signal and a skew compensating channel generated by respectively extracting predetermined data bits in order from the N channels; and a skew detector(320) for detecting whether the skew compensating channel received by the receiver(310) is consistent with a skew compensating channel which is previously generated on the basis of a test signal and then stored or predicted on the basis of the received skew compensating channel.
摘要翻译：提供了用于验证多信道数据的装置和方法，以验证每个数据信道和时滞补偿信道，从而预先预测在收发多信道数据的过程中可能发生的问题。一种用于验证多信道数据的设备（300），包括：接收器（310），其接收基于输入信号生成的N个信道和通过从N个信道按顺序分别提取预定数据比特而生成的时滞补偿信道 ; 和偏斜检测器（320），用于检测接收机（310）接收到的偏斜补偿信道是否与先前基于测试信号生成的偏斜补偿信道一致，然后基于接收到的偏差补偿信道进行存储或预测偏移补偿信道。

69. 发明授权

KR100452636B1 반도체 메모리 장치용 클럭 발생기 失效
标题翻译：半导体存储器件的时钟发生器
公开(公告)号：KR100452636B1
公开(公告)日：2004-12-17
申请号：KR1019970081094
申请日：1997-12-31
申请人： 에스케이하이닉스 주식회사
发明人： 이승필 , 권규완
IPC分类号： H03K4/00
摘要： PURPOSE: A clock generator is provided to achieve improved pumping efficiency by increasing the swing width of a clock required for a charge pump. CONSTITUTION: A clock generator comprises a capacitor(C), and first to third units. The capacitor has a terminal connected to an output terminal, and the other terminal for receiving a third clock signal. The first unit charges power voltages to the capacitor in accordance with the first and second clock signals. The second unit raises the potential of the output terminal to the double power voltage in accordance with the third clock signal supplied to the capacitor. The second unit drops the potential of the output terminal by the amount of shifted voltage, when the third clock signal is shifted from a high state to a low state. The third unit discharges the voltage charged in the capacitor in accordance with the second clock delayed over a predetermined time.

70. 发明授权

KR100314165B1 펄스 발생 장치 失效
标题翻译：脉冲发生装置
公开(公告)号：KR100314165B1
公开(公告)日：2001-11-26
申请号：KR1019990038667
申请日：1999-09-10
申请人： 가부시끼가이샤 도시바
发明人： 스미요시하지메 , 나미카와다케시
IPC分类号： H03K4/00
CPC分类号： H03K3/0231 , H03K3/011 , H03K4/06
摘要： 본발명은내부 CR 시정수의변동에영향을받지않고, 입력펄스의주기변화에대응한상승위상과위상폭을갖는출력펄스를발생시키는것을목적으로한다. 입력펄스에의해단안정멀티회로(2)를트리거하고, 그출력으로적분회로(3)를구동하여, 적분출력을슬라이스레벨과비교한출력으로단안정멀티회로(2)를트리거하여삼각파를발생시킬경우에, 이삼각파의진폭을 AGC 회로(4)에의해일정하게제어하고, 이삼각파를파형정형하여출력펄스를발생시키도록구성한다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式