专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

61. 发明授权

KR101701573B1 견고한 금속화 프로파일을 위한 이중층 하드 마스크 有权
标题翻译：双层硬掩模用于稳定的金属化配置文件
公开(公告)号：KR101701573B1
公开(公告)日：2017-02-01
申请号：KR1020140177840
申请日：2014-12-10
申请人： 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
发明人： 판싱챵 , 시에칭화 , 수홍후이
IPC分类号： H01L21/033
CPC分类号： H01L23/53295 , H01L21/31144 , H01L21/76804 , H01L21/76807 , H01L21/76808 , H01L21/7681 , H01L21/76813 , H01L21/76832 , H01L21/76834 , H01L21/76873 , H01L21/76879 , H01L23/5226 , H01L2924/0002 , H01L2924/00
摘要： 상이한밀도를갖는 2층이상의하드마스크를형성함으로써견고한금속화프로파일이형성된다. 다층금속하드마스크는, 특히최소배선폭이작은, 예컨대 50 nm 이하인공정에서유용하다. 하층일수록보다높은밀도를갖는다. 이와같이하여, 하층에의해충분한프로세스윈도우가제공되는동시에, 상층에의해라운드하드마스크프로파일이제공된다.
摘要翻译：通过形成具有不同密度的两层或更多层硬掩模形成坚固的金属化轮廓。多层金属硬掩模有助于特别是在小特征尺寸过程中，例如50nm及以下。较低的层具有较高的密度。以这种方式，较低层提供了足够的工艺窗口，同时由上层提供圆形硬掩模。

62. 发明授权

KR101699165B1 슬롯 비아를 갖는 집적 회로 및 그 형성 방법 有权
标题翻译：具有槽的集成电路及其形成方法
公开(公告)号：KR101699165B1
公开(公告)日：2017-01-23
申请号：KR1020150089013
申请日：2015-06-23
申请人： 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
发明人： 린웨이쳉 , 영찰스추옌 , 징지안팅 , 나라야나세티프라네스
IPC分类号： H01L21/768 , H01L23/48
CPC分类号： H01L23/5226 , H01L21/76802 , H01L21/76879 , H01L21/76895 , H01L23/485 , H01L23/5222 , H01L23/528 , H01L23/53209 , H01L23/5328 , H01L2924/0002 , H01L2924/00
摘要： 집적회로는집적회로의제1 금속레벨상의제1 도전성라인을포함한다. 집적회로는집적회로의제2 금속레벨상의제2 도전성라인을더 포함한다. 집적회로는제1 도전성라인을제2 도전성라인과전기적으로연결하는슬롯비아를더 포함한다. 슬롯비아는제1 도전성라인과그리고제2 도전성라인과중첩한다. 슬롯비아는제1 도전성라인또는제2 도전성라인중 적어도하나의도전성라인의외면(periphery) 너머까지연장된다.
摘要翻译：集成电路包括集成电路的第一金属层上的第一导线。集成电路还包括在集成电路的第二金属电平上的第二导线。集成电路还包括通过电连接第一导线与第二导线的槽。槽通道与第一导线和第二导线重叠。狭槽通孔延伸超过第一导电线或第二导线中的至少一个的周边。

63. 发明公开

KR1020170005660A 배선 구조체를 갖는 반도체 소자 审中-实审
标题翻译：具有互连结构的半导体器件
公开(公告)号：KR1020170005660A
公开(公告)日：2017-01-16
申请号：KR1020150096024
申请日：2015-07-06
申请人： 삼성전자주식회사
发明人： 이도현 , 박영우 , 박정훈 , 이재덕
IPC分类号： H01L27/115
CPC分类号： H01L21/76877 , H01L21/76816 , H01L23/522 , H01L23/5226 , H01L23/5283 , H01L23/53266 , H01L23/53295 , H01L27/1157 , H01L27/11573 , H01L27/11575 , H01L27/11582
摘要： 배선구조체를갖는반도체소자를제공한다. 이반도체소자는반도체기판상에배치되는반도체패턴; 상기반도체패턴상에배치되는메모리셀 어레이; 및상기반도체패턴과상기반도체기판사이에배치되는주변배선구조체를포함한다. 상기주변배선구조체는상부배선구조체및 상기상부배선구조체하부의하부배선구조체를포함하고, 상기상부배선구조체는상부배선및 상부배리어층을포함하고, 상기하부배선구조체는하부배선및 하부배리어층을포함하고, 상기상부배리어층은상기상부배선의바닥면하부에배치되며상기상부배선의측면을덮지않고, 상기하부배리어층은상기하부배선의바닥면하부에배치되며상기하부배선의측면을덮는다.
摘要翻译：半导体器件包括在半导体衬底上的半导体图案，半导体图案上的三维存储器阵列以及半导体图案和半导体衬底之间的外围互连结构。外围互连结构包括在较低互连结构上的上互连结构。上互连结构包括上互连和上阻挡层。下部互连结构包括下部互连和下部阻挡层。上阻挡层在上互连的底表面下方并且不覆盖上互连的侧表面。下阻挡层在下互连的底表面下方并且覆盖下互连的侧表面。

64. 发明公开

KR1020170003357A 패키지 구조체 审中-实审
标题翻译：包装结构
公开(公告)号：KR1020170003357A
公开(公告)日：2017-01-09
申请号：KR1020150166782
申请日：2015-11-26
申请人： 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
发明人： 첸시엔-웨이 , 수안-지
IPC分类号： H01L25/07 , H01L25/065 , H01L23/28 , H01L23/48 , H01L23/485
CPC分类号： H01L23/49894 , H01L21/76841 , H01L21/7685 , H01L21/76852 , H01L23/3157 , H01L23/481 , H01L23/49811 , H01L23/49827 , H01L23/49838 , H01L23/5226 , H01L23/5329 , H01L24/19 , H01L24/20 , H01L25/105 , H01L2221/1073 , H01L2224/04105 , H01L2224/12105 , H01L2224/19 , H01L2224/32145 , H01L2224/32225 , H01L2224/48091 , H01L2224/48227 , H01L2224/48464 , H01L2224/73265 , H01L2224/73267 , H01L2224/83005 , H01L2224/92244 , H01L2225/0651 , H01L2225/06568 , H01L2225/1035 , H01L2225/1058 , H01L2924/15311 , H01L2924/181 , H01L2924/00012 , H01L2924/00014 , H01L2924/00
摘要： 다이, 봉지재, 관통비아, 제1 유전체층, 전도성라인구조체, 접착촉진층, 제2 유전체층및 접속부를포함하는패키지구조체가제공된다. 봉지재는다이옆에형성된다. 관통비아는다이옆에형성되고봉지재를관통한다. 제1 유전체층은다이, 봉지재및 관통비아를피복하도록형성된다. 전도성라인구조체는제1 유전체위의패드를포함한다. 접착촉진층은패드의상부면의제1 부분과측벽을피복하고제1 유전체층위에배치된다. 제2 유전체층은접착촉진층을피복한다. 접속부는패드의상부면의제2 부분과접촉한다. 패드의상부면의제2 부분은접착촉진층에의해노출된다.
摘要翻译：提供了包括管芯，密封剂，通孔，第一介电层，导电线结构，粘合促进层，第二介电层和连接器的封装结构。密封剂形成在模具的旁边。通孔形成在模具外面并穿过密封剂。第一介电层形成在芯片上，密封剂和通孔上。导线结构包括在第一电介质层上的焊盘。粘附促进层覆盖焊盘的顶表面和侧壁的第一部分并且覆盖在第一介电层上。第二电介质层覆盖粘附促进层。连接器与垫的顶表面的第二部分接触。垫的上表面的第二部分被粘附促进层暴露出来。

65. 发明公开

KR1020170002055A 배선 구조물 및 그 형성 방법, 및 상기 배선 구조물을 갖는 반도체 장치 审中-实审
标题翻译：导线结构及其形成方法和包括布线结构的半导体器件
公开(公告)号：KR1020170002055A
公开(公告)日：2017-01-06
申请号：KR1020150091946
申请日：2015-06-29
申请人： 삼성전자주식회사
发明人： 박진형 , 김연주 , 김인환 , 김전중 , 박경필 , 안정훈 , 이상철 , 이준녕 , 이효선
IPC分类号： H01L21/768 , H01L21/033
CPC分类号： H01L21/823475 , H01L21/76811 , H01L21/76813 , H01L21/76816 , H01L21/823431 , H01L23/5226 , H01L23/528 , H01L23/53223 , H01L23/53238 , H01L23/53266
摘要： 배선구조물형성방법에서, 제2 방향으로연장되는제1 부분, 및제2 방향과교차하는제1 방향으로연장되어제1 부분과연통하는제2 부분을갖는제1 개구를포함하는제1 마스크를제작한다. 제1 개구의제1 부분에적어도부분적으로오버랩되는제2 개구, 및제1 개구의제2 부분에각각적어도부분적으로오버랩되는복수의제3 개구들을포함하도록설계된제2 마스크의제2 개구를확장하여제1 개구의제1 및제2 부분들의경계영역에적어도부분적으로오버랩되는제4 개구를포함하도록제2 마스크를제작한다. 기판상에형성된층간절연막상에제작된제1 및제2 마스크들을사용하여층간절연막을식각함으로써, 제4 개구및 제3 개구들에각각대응하는제1 비아홀(via hole) 및제2 비아홀들을층간절연막하부에형성하고, 제1 개구에대응하며제1 및제2 비아홀들에연통하는트렌치를층간절연막상부에형성한다. 제1 및제2 비아홀들, 및트렌치를각각채우는제1 및제2 비아들(vias), 및배선을형성하다.
摘要翻译：在形成布线结构的方法中，形成具有第一开口的第一掩模，第一开口包括沿第二方向延伸的第一部分和沿第一方向延伸的第二部分。设计了包括与第一开口的第一部分重叠的第二开口和与第一开口的第二部分重叠的第三开口的第二掩模。通过扩大第二开口将第二掩模制造成包括第四开口。第四开口与第一开口的第一和第二部分之间的边界重叠。使用第一和第二掩模蚀刻绝缘中间层，以形成对应于第四和第三开口的第一和第二通孔以及对应于第一开口的沟槽。形成第一和第二通孔和布线以填充第一和第二通孔和沟槽。

66. 发明授权

KR101692116B1 반도체 구조물 및 그 형성 방법 有权
标题翻译：半导体结构及其形成方法
公开(公告)号：KR101692116B1
公开(公告)日：2017-01-02
申请号：KR1020140174061
申请日：2014-12-05
申请人： 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
发明人： 루첸-파 , 차이청-위안 , 투유-루엔 , 차이치아-시웅
IPC分类号： H01L23/48
CPC分类号： H01L25/0657 , H01L21/76805 , H01L21/76877 , H01L21/76898 , H01L21/8221 , H01L23/293 , H01L23/3114 , H01L23/3192 , H01L23/481 , H01L23/5226 , H01L23/528 , H01L23/562 , H01L24/03 , H01L24/05 , H01L24/08 , H01L24/09 , H01L24/13 , H01L24/80 , H01L24/89 , H01L25/50 , H01L27/0688 , H01L2224/023 , H01L2224/02351 , H01L2224/024 , H01L2224/0345 , H01L2224/0401 , H01L2224/05008 , H01L2224/05024 , H01L2224/05025 , H01L2224/05124 , H01L2224/05147 , H01L2224/05155 , H01L2224/05166 , H01L2224/05572 , H01L2224/0558 , H01L2224/05644 , H01L2224/05647 , H01L2224/08145 , H01L2224/08146 , H01L2224/1132 , H01L2224/1145 , H01L2224/11462 , H01L2224/11849 , H01L2224/12105 , H01L2224/13024 , H01L2224/13111 , H01L2224/13139 , H01L2224/13147 , H01L2224/80895 , H01L2224/80896 , H01L2224/9202 , H01L2224/9212 , H01L2225/06548 , H01L2224/03 , H01L2224/11 , H01L2924/00014 , H01L2924/01029 , H01L2924/014 , H01L2224/8203 , H01L2224/821 , H01L2224/80001 , H01L2224/82 , H01L2924/01074
摘要： 구조물은제1 및제2 기판, 제1 및제2 응력버퍼층, 및포스트패시베이션인터커넥트(PPI) 구조를포함한다. 제1 및제2 기판은제1 및제2 반도체기판및 상기제1 및제2 반도체기판상의제1 및제2 인터커넥트구조를각각포함한다. 제2 인터커넥트구조는제2 반도체기판의제1 면상에있다. 제1 기판은접합계면에서제2 기판에접합된다. 비아는적어도제2 반도체기판을통해서제2 인터커넥트구조내로연장된다. 제1 응력버퍼층은상기제2 반도체기판의제1 면과대향하는상기제2 반도체기판의제2 면상에있다. 상기 PPI 구조는상기제1 응력버퍼층상에있고상기비아에전기적으로커플링된다. 상기제2 응력버퍼층은상기 PPI 구조및 상기제1 응력버퍼층상에있다.
摘要翻译：结构包括第一和第二衬底，第一和第二应力缓冲层以及后钝化互连（PPI）结构。第一和第二衬底分别包括第一和第二半导体衬底以及第一和第二半导体衬底上的第一和第二互连结构。第二互连结构位于第二半导体衬底的第一侧上。第一衬底在接合界面处结合到第二衬底。通孔至少通过第二半导体衬底延伸到第二互连结构中。第一应力缓冲层位于与第二半导体衬底的第一侧相反的第二半导体衬底的第二侧上。 PPI结构位于第一应力缓冲层上，并电连接到通孔。第二应力缓冲层位于PPI结构和第一应力缓冲层上。

67. 发明公开

KR1020160141875A 자기 정렬 캡의 형성 방법 및 장치 审中-实审
公开(公告)号：KR1020160141875A
公开(公告)日：2016-12-09
申请号：KR1020167033745
申请日：2011-11-04
申请人： 인텔 코포레이션
发明人： 보야노브,보얀 , 싱흐,칸왈지트
IPC分类号： H01L23/532 , H01L21/768 , H01L23/485 , H01L23/528
CPC分类号： H01L23/53238 , H01L21/76802 , H01L21/7684 , H01L21/76849 , H01L21/7685 , H01L21/76879 , H01L21/76883 , H01L23/485 , H01L23/5226 , H01L23/528 , H01L23/53209 , H01L23/53295 , H01L2924/0002 , H01L2924/00
摘要： 기판위 유전체층내의적어도하나의전도성라인이리세싱되어채널이형성된다. 상기채널은상기전도성라인에자기정렬된다(self-aligned). 상기채널은억제제(inhibitor)를포함하는화학물질을이용하여상기전도성라인을미리정해진깊이로에칭함으로써형성되어결정학적배향(crystallographic orientation)과관계없이에칭의균일성을제공할수 있다. 상기채널내의상기리세싱된전도성라인상에전자이동을방지하는캐핑층(capping layer)이퇴적된다. 상기채널은상기전도성라인의폭 내에상기캐핑층을포함하도록구성된다.

68. 发明授权

KR101681093B1 상호접속들의 파열 내성을 향상시키는 집적 회로, 와이어 본딩된 패키지, 플립 칩 패키지, 및 모바일 컴퓨팅 디바이스 有权
标题翻译：集成电路线路封装片式芯片封装和移动式计算设备，用于增强互连的抗断裂性
公开(公告)号：KR101681093B1
公开(公告)日：2016-12-01
申请号：KR1020157016717
申请日：2014-01-16
申请人： 인텔 코포레이션
发明人： 제제우스키,크리스토퍼제이. , 코브린스키,마우로제이. , 판투소,다니엘 , 빈가르데,시드하르트비. , 오'데이,마이클피.
IPC分类号： H01L23/00 , H01L23/482
CPC分类号： H01L23/562 , H01L23/293 , H01L23/481 , H01L23/522 , H01L23/5221 , H01L23/5226 , H01L23/528 , H01L23/5329 , H01L23/535 , H01L23/5381 , H01L23/5386 , H01L2924/0002 , H01L2924/00
摘要： 비아밀도를증대시킴으로써백엔드(back-end) 상호접속들및 기타이러한상호접속구조들의파열내성을향상시키는기술들및 구조가개시된다. 증대된비아밀도는, 예를들어, 다이내의인접회로레이어들의필러(filler)/더미화된(dummified) 부분(들) 내에제공될수 있다. 일부경우들에서, 상부회로레이어의전기적으로고립된 (플로팅(floating)) 필러라인은, 필러라인들이교차하는(cross/intersect) 곳에대응하는영역에서하부회로레이어의플로팅필러라인상에랜딩하는비아를포함할수 있다. 일부이러한경우들에서, 상부회로레이어의플로팅필러라인은이러한비아를포함하는듀얼다마신(dual-damascene) 구조로서형성될수 있다. 일부실시예들에서는, 상부회로레이어의플로팅필러라인과하부회로레이어의충분히전기적으로고립된상호접속라인사이에비아가유사하게제공될수 있다. 이러한기술들/구조는다이에대해기계적무결성을제공하는데사용될수 있다.
摘要翻译：公开了通过增加通孔密度来提高后端互连和其它这种互连结构的抗断裂性的技术和结构。可以例如在模具内的相邻电路层的填充/加工部分内提供通孔密度的增加。在一些情况下，上电路层的电隔离（浮置）填充线可以包括在对应于填充线交叉/相交的区域中的下电路层的浮动填充线上的通孔。在一些这样的情况下，上电路层的浮动填充线可以形成为包括这种通孔的双镶嵌结构。在一些实施例中，可以在上电路层的浮动填充线和下电路层的充分电隔离的互连线之间提供通孔。技术/结构可用于为模具提供机械完整性。

69. 发明公开

KR1020160137689A 상호접속들의 파열 내성을 향상시키는 집적 회로, 와이어 본딩된 패키지, 플립 칩 패키지, 및 모바일 컴퓨팅 디바이스 审中-实审
标题翻译：集成电路，引线封装，倒装芯片封装以及增强互连抗破坏性的移动计算设备
公开(公告)号：KR1020160137689A
公开(公告)日：2016-11-30
申请号：KR1020167032796
申请日：2014-01-16
申请人： 인텔 코포레이션
发明人： 제제우스키,크리스토퍼제이. , 코브린스키,마우로제이. , 판투소,다니엘 , 빈가르데,시드하르트비. , 오'데이,마이클피.
IPC分类号： H01L23/00 , H01L23/482
CPC分类号： H01L23/562 , H01L23/293 , H01L23/481 , H01L23/522 , H01L23/5221 , H01L23/5226 , H01L23/528 , H01L23/5329 , H01L23/535 , H01L23/5381 , H01L23/5386 , H01L2924/0002 , H01L2924/00
摘要： 비아밀도를증대시킴으로써백엔드(back-end) 상호접속들및 기타이러한상호접속구조들의파열내성을향상시키는기술들및 구조가개시된다. 증대된비아밀도는, 예를들어, 다이내의인접회로레이어들의필러(filler)/더미화된(dummified) 부분(들) 내에제공될수 있다. 일부경우들에서, 상부회로레이어의전기적으로고립된 (플로팅(floating)) 필러라인은, 필러라인들이교차하는(cross/intersect) 곳에대응하는영역에서하부회로레이어의플로팅필러라인상에랜딩하는비아를포함할수 있다. 일부이러한경우들에서, 상부회로레이어의플로팅필러라인은이러한비아를포함하는듀얼다마신(dual-damascene) 구조로서형성될수 있다. 일부실시예들에서는, 상부회로레이어의플로팅필러라인과하부회로레이어의충분히전기적으로고립된상호접속라인사이에비아가유사하게제공될수 있다. 이러한기술들/구조는다이에대해기계적무결성을제공하는데사용될수 있다.
摘要翻译：本文公开了通过增加通孔密度来增强后端互连和其他这种互连结构的抗撕裂性的技术和结构。例如，可以在管芯中的相邻电路层的填充/粗化部分中提供增加的通孔密度。在一些情况下，（浮动（浮动））填料线的上层线路层上电隔离是对应于填料线到该区域下电路层的浮动填料线着陆其中所述横（十字/相交）经由在可以包含。在一些这样的情况下，上电路层的浮动填充线可以形成为包括这种通孔的双镶嵌结构。在一些实施例中，可以类似地在上电路层和下电路层的浮动填充线的充分电隔离的互连线之间提供通孔。这些技术/结构可以用来为模具提供机械完整性。

70. 发明公开

KR1020160136715A 반도체 장치 및 그 제조 방법 审中-实审
标题翻译：半导体器件及其制造方法
公开(公告)号：KR1020160136715A
公开(公告)日：2016-11-30
申请号：KR1020150070626
申请日：2015-05-20
申请人： 삼성전자주식회사
发明人： 박정일 , 안정훈 , 김전중 , 박철용
IPC分类号： H01L21/768
CPC分类号： H01L27/0886 , H01L21/76895 , H01L21/76897 , H01L21/823475 , H01L23/485 , H01L23/5226 , H01L23/5286 , H01L27/0207 , H01L29/66545 , H01L29/785
摘要： 반도체장치는제2 방향을따라배치된제1 및제2 셀영역들및 제1 및제2 영역들사이에배치된파워레일영역을포함하는기판, 기판의파워레일영역상에형성되어제2 방향과교차하는제1 방향으로제1 거리만큼서로이격된복수개의제1 콘택플러그들, 제1 콘택플러그들상면에공통적으로접촉하는제1 비아, 및제1 비아상에형성된파워레일을포함하며, 파워레일은상기제1 비아및 상기제1 콘택플러그들을통해제1 및제2 셀영역들에공통적으로전압을공급한다.
摘要翻译：半导体器件可以包括衬底，多个第一接触插塞，第一通孔和电源轨。衬底可以包括第一和第二电池区域和电力轨道区域。第一和第二单元区域可以设置在第二方向上，并且电力轨道区域可以设置在第一和第二区域之间。多个第一接触插塞可以形成在基板的动力轨道区域上，并且可以在与第二方向交叉的第一方向上彼此间隔开第一距离。第一通孔可以通常接触第一接触插塞的顶表面。电源轨可以形成在第一通孔上。电源轨可以通过第一通孔和第一接触插头为第一和第二电池区域提供电压。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式