专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

61. 发明公开

KR1020130055636A 모바일 디바이스 내의 집적된 비휘발성 메모리와 메인 휘발성 메모리의 병행 사용 有权
标题翻译：在移动设备中并行使用集成的非易失性存储器和主要的易失性存储器
公开(公告)号：KR1020130055636A
公开(公告)日：2013-05-28
申请号：KR1020137002669
申请日：2011-06-30
申请人： 퀄컴 인코포레이티드
发明人： 춘,크리스토퍼콩이
IPC分类号： G06F13/14 , G06F12/02
CPC分类号： G06F12/0223 , G06F11/1441 , G06F11/1456 , G06F12/0638 , Y02D10/13
摘要： 비휘발성 메모리와 메인 메모리를 병행하여 사용하는 모바일 디바이스가 제시된다. 모바일 디바이스는 휘발성 메모리, 비휘발성 메모리, 비휘발성 메모리 및 휘발성 메모리에 기능적으로 연결된 메모리 제어기, 및 메모리 제어기에 연결된 프로세서를 포함한다. 프로세서는 연속 메모리 맵을 이용하여 비휘발성 메모리와 휘발성 메모리 모두를 어드레싱한다. 대안으로, 모바일 디바이스는 휘발성 메모리, 비휘발성 메모리, 휘발성 메모리에 연결된 메모리 제어기, 및 메모리 제어기에 연결된 프로세서를 포함할 수 있다. 프로세서는 정상 동작 동안 휘발성 메모리를 어드레싱할 수 있다. 모바일 디바이스는 비휘발성 메모리 및 메모리 제어기에 연결된 쉐도우 복사 제어기를 더 포함할 수 있으며, 여기서 쉐도우 복사 제어기는 휘발성 메모리의 지정된 부분에 저장된 정보를 비휘발성 메모리에 복사한다.

62. 发明公开

KR1020130037181A 크로스 바운더리 하이브리드 및 다이나믹 저장 장치 및 메모리 상황 인식 캐시 시스템 有权
标题翻译：跨边界混合和动态存储和存储器语境高速缓存系统
公开(公告)号：KR1020130037181A
公开(公告)日：2013-04-15
申请号：KR1020120110024
申请日：2012-10-04
申请人： 주식회사 태진인포텍
发明人： 조병철
IPC分类号： G06F13/00 , G06F12/08
CPC分类号： G06F12/0888 , G06F11/1441 , G06F11/3433 , G06F11/3485 , G06F2201/885
摘要： PURPOSE: A cross boundary hybrid and dynamic storage device and a memory situation recognition cache system thereof are provided to supply an adaptive cache system for a hybrid storage system including a high speed storage component composed of a storage manager, a cache area, and a high speed storage area. CONSTITUTION: An I/O traffic analyzing component(420) monitors data traffic to provide traffic analysis. An adaptive cache algorithm component(422) is combined with the I/O traffic analyzing component and supports an algorithm set determining a storage schema handling the data traffic. An adaptive cache policy component(424) is combined with the adaptive cache algorithm component, supports a cache policy set, and determines storage based on the traffic analysis and the storage schema. A low-mid-high cache(432) is combined with the adaptive cache policy component and stores the data traffic based on the determination of the storage. [Reference numerals] (420) I/O traffic analysis; (422) Adaptive cache algorithm; (424) Adaptive cache policy; (428) Low speed storage(HDD, Flash etc.); (430) High speed storage(DRAM SSD); (432) Low-mid-high cache solution; (434) Middle speed storage(PRAM, FRAM, MRAM SSD etc.); (436) Cache area; (438) High speed storage area; (440) Storage manager; (AA) Data route; (BB) Logical data route; (CC) Monitoring; (DD,EE) Data I/O; (FF) Using pattern, file context, hit rate, storage area request, and others;
摘要翻译：目的：提供一种跨边界混合动态存储设备及其存储器状况识别缓存系统，以提供一种混合存储系统的自适应高速缓存系统，该系统包括由存储管理器，高速缓存区域和高速存储器组成的高速存储组件速度存储区域。规定：I / O流量分析组件（420）监视数据流量以提供流量分析。自适应高速缓存算法组件（422）与I / O业务分析组件组合并且支持确定处理数据业务的存储模式的算法集。自适应高速缓存策略组件（424）与自适应高速缓存算法组件组合，支持高速缓存策略集，并且基于流分析和存储模式来确定存储。低中高级缓存（432）与自适应高速缓存策略组件组合并且基于存储的确定存储数据业务。（附图标记）（420）I / O业务分析; （422）自适应高速缓存算法; （424）自适应高速缓存策略; （428）低速存储（HDD，闪存等）; （430）高速存储（DRAM SSD）; （432）低中高速缓存解决方案; （434）中速存储（PRAM，FRAM，MRAM SSD等）; （436）缓存区; （438）高速存储区; （440）存储管理器; （AA）数据路线; （BB）逻辑数据路由; （CC）监测; （DD，EE）数据I / O; （FF）使用模式，文件上下文，命中率，存储区域请求等;

63. 发明公开

KR1020130036727A 반도체 저장 장치 기반 시스템에서 메인 메모리가 없는 직접 메모리 엑세스 시스템 有权
标题翻译：基于半导体存储设备的系统中无主存储器的直接存储器访问
公开(公告)号：KR1020130036727A
公开(公告)日：2013-04-12
申请号：KR1020120110023
申请日：2012-10-04
申请人： 주식회사 태진인포텍
发明人： 조병철
IPC分类号： G06F13/14 , G06F13/16 , G06F12/16 , G11C29/42
CPC分类号： G06F11/1441 , G06F11/1456 , G06F11/2015 , G06F13/28
摘要： PURPOSE: A DMA(Direct Memory Access) system without a main memory in an SSD(Solid State Disk) based system is provided to support the low data processing speed of a host by controlling synchronization of a data signal transmitted and received between the host and a memory disk in data communication. CONSTITUTION: A host interface(202) connects a DDR(Dual Data Rate) SSD memory disk unit(602) to a host. A DMA controller(302) connects the host interface, and a backup controller connects the DMA controller, and a backup storage unit(600A) connects the backup controller. The backup controller transmits an alarm signal which notifies the DMA controller about the power supply of the SSD memory disk unit. The backup controller automatically restores data from the backup storage unit by responding the alarm signal. [Reference numerals] (202) Host interface; (302) DMA controller; (304) ECC controller; (306) Memory controller; (600A) Backup storage unit; (602) Memory; (700) Backup controller;
摘要翻译：目的：提供基于SSD（固态磁盘）的系统中没有主存储器的DMA（直接存储器访问）系统，以通过控制主机与主机之间发送和接收的数据信号的同步来支持主机的低数据处理速度数据通信中的存储盘。构成：主机接口（202）将DDR（双数据速率）SSD存储器盘单元（602）连接到主机。 DMA控制器（302）连接主机接口，备用控制器连接DMA控制器，并且备份存储单元（600A）连接备用控制器。备用控制器发送报警信号，通知DMA控制器SSD SSD存储盘单元的电源。备份控制器通过响应报警信号自动从备份存储单元恢复数据。（附图标记）（202）主机接口; （302）DMA控制器; （304）ECC控制器; （306）存储控制器; （600A）备用存储单元; （602）内存; （700）备用控制器;

64. 发明公开

KR1020130034830A 플래시 메모리에 기반한 ＳＳＤ에서의 전원-손실 복구 방법 및 장치 有权
标题翻译：用于基于闪存存储器的固态驱动器中断电恢复的方法和装置
公开(公告)号：KR1020130034830A
公开(公告)日：2013-04-08
申请号：KR1020110098921
申请日：2011-09-29
申请人： 한양대학교 산학협력단
发明人： 강수용 , 원유집 , 차재혁 , 김동욱 , 윤성로 , 최종무
IPC分类号： G06F12/02 , G06F12/16
CPC分类号： G06F11/3062 , G06F11/1435 , G06F11/1441 , G06F11/1662 , G06F12/0246 , G06F12/0253 , G06F2212/401 , G06F2212/7207
摘要： PURPOSE: A power-loss restoration method based on a flash memory and a device are provided to correct the reliability of metadata for data stored in the flash memory by restoring the metadata based on the change information of the metadata. CONSTITUTION: A metadata synchronization unit(110) synchronizes metadata with a flash memory(140) by storing metadata managing data stored in the flash memory in a first physical page. A page storing unit(120) stores the change information of the metadata and the pressure data of logical pages in a second physical page of the flash memory. The change information of the metadata indicates the change of the metadata related to the data of the logical pages. The metadata includes a material table for a mapping table and a garbage collection. [Reference numerals] (110) Metadata synchronization unit; (120) Page storing unit; (130) Power-loss restoring unit; (140) Flash memory; (142) Data storage area; (144) Metadata storage area; (150) Volatile memory;
摘要翻译：目的：提供基于闪速存储器和设备的功率损耗恢复方法，以通过基于元数据的改变信息恢复元数据来校正存储在闪速存储器中的数据的元数据的可靠性。构成：元数据同步单元（110）通过将存储在闪存中的数据的元数据存储在第一物理页中来将元数据与闪速存储器（140）同步。页面存储单元（120）将元数据的改变信息和逻辑页面的压力数据存储在闪速存储器的第二物理页面中。元数据的变更信息表示与逻辑页面的数据有关的元数据的变更。元数据包括映射表和垃圾回收的材料表。（附图标记）（110）元数据同步单元; （120）页存储单元; （130）功率损耗恢复单元; （140）闪存; （142）数据存储区; （144）元数据存储区域; （150）易失性存储器;

65. 发明公开

KR1020130030237A 비휘발성 메모리를 갖는 시스템에 대한 비정상 셧다운의 핸들링 有权
标题翻译：对具有非易失性存储器的系统进行处理不确定关系
公开(公告)号：KR1020130030237A
公开(公告)日：2013-03-26
申请号：KR1020120102592
申请日：2012-09-17
申请人： 애플 인크.
发明人： 크멜니트스키,바딤
IPC分类号： G06F12/00 , G11C16/06
CPC分类号： G06F11/1417 , G06F11/1435 , G06F11/1441 , G06F12/0246 , G06F2201/835 , G06F2212/7201
摘要： PURPOSE: Handling of abnormal shutdown for a system with an NVM(Non-Volatile Memory) is provided to utilize information obtained from index pages, thereby efficiently reconstructing logical-to-physical mapping after an abnormal shutdown event. CONSTITUTION: Generation of an abnormal shutdown event is detected(404). Index pages of an NVM are scanned corresponding to age(406). Ages of the index pages are compared with ages of data pages of the NVM corresponding to the index pages(408). Reliability of the index pages is determined based on a comparison result(410). The index pages map logical addresses in physical addresses of the data pages. [Reference numerals] (402) Start; (404) Detecting that an abnormal shutdown has occurred; (406) Scanning multiple index pages according to an NVM for ages of the multiple index pages; (408) Comparing the ages of the index pages with ages of data pages of the NVM corresponding to the multiple index pages; (410) Determining the reliability of each index page of the multiple index pages based at least in part on the comparison; (412) End
摘要翻译：目的：提供具有NVM（非易失性存储器）的系统异常关闭的处理，以利用从索引页获取的信息，从而在异常关闭事件后有效地重建逻辑到物理映射。构成：检测到异常停机事件的产生（404）。对应于年龄（406）扫描NVM的索引页面。将索引页的年龄与对应于索引页的NVM的数据页面的年龄进行比较（408）。基于比较结果确定索引页的可靠性（410）。索引页映射数据页的物理地址中的逻辑地址。（附图标记）（402）开始; （404）检测到发生异常停机; （406）根据NVM针对多个索引页的年龄扫描多个索引页; （408）将索引页面的年龄与对应于多个索引页面的NVM的数据页面的年龄进行比较; （410）至少部分地基于比较确定多个索引页的每个索引页的可靠性; （412）结束

66. 发明授权

KR101214206B1 저장형 컨트롤러 캐시 오프로드 회로의 성능 및 신뢰성을 최적화하기 위한 시스템 失效
标题翻译：优化存储控制器高速缓存电路的性能和可靠性的系统
公开(公告)号：KR101214206B1
公开(公告)日：2012-12-20
申请号：KR1020097013338
申请日：2007-10-09
申请人： 엘에스아이 코포레이션
发明人： 엘-바탈모하메드 , 니콜스찰스 , 셔만존 , 홀트케이스 , 스털사츠제이슨
IPC分类号： G06F1/26 , G06F11/30 , G06F12/00
CPC分类号： G06F12/0804 , G06F11/1076 , G06F11/1441 , G06F2211/1009 , G06F2211/1059
摘要： 캐시메모리오프로드방법이개시된다. 이방법은일반적으로 (A) 상기캐시메모리의오프로드를위해신호의어서션에응답하여상기캐시메모리로부터복수의캐시라인들모두를읽는단계; (B) RAID 구성에따라상기캐시라인들을분할함으로써복수의블록들을생성하는단계; 및 (C) 복수의비휘발성메모리들중에상기블록들을상기 RAID 구성으로쓰는단계를포함하고, 상기비휘발성메모리들의각각은상기캐시메모리의읽기대역폭보다작은쓰기대역폭을갖는것을특징으로한다.

67. 发明授权

KR101209918B1 반도체 저장 장치를 위한 프로그램 가능한 인터페이스를 가지는 ＲＡＩＤ 컨트롤러 有权
标题翻译：具有用于半导体存储器件的可编程接口的RAID控制器
公开(公告)号：KR101209918B1
公开(公告)日：2012-12-11
申请号：KR1020120061404
申请日：2012-06-08
申请人： 주식회사 태진인포텍
发明人： 조병철
IPC分类号： G06F13/14 , G06F13/16 , G06F12/00
CPC分类号： G06F13/385 , G06F3/0607 , G06F3/0632 , G06F3/0658 , G06F3/0688 , G06F11/1441 , G06F11/2015 , G06F11/2017 , G06F2213/0026 , G06F2213/0028
摘要： PURPOSE: An RAID(redundant array of independent disks) controller with a programmable interface for a SSD(semiconductor storage device) is provided to control the synchronization of a data signal transmitted/received between a host and a memory disk, thereby supporting a low data processing speed of the host and a high speed data processing speed of the memory disk. CONSTITUTION: A hardware disk connection(880) is connected to a SSD memory disk unit set. A programmable disk mount(850) is connected to the hardware disk connection. A disk monitoring unit(860) is connected to the programmable disk mount and monitors the SSD memory disk unit set. An adaptive disk mount controller(890) is connected to the programmable disk mount and controls the programmable disk mount. [Reference numerals] (100) DDR SSD disk; (820) Host interface; (830) Disk controller; (840) High speed host interface; (850) Programmable disk mount; (860) Disk monitoring; (870) Disk PnP controller; (880) H/W disk connection; (890) Adaptive disk mount controller
摘要翻译：目的：提供具有用于SSD（半导体存储设备）的可编程接口的RAID（独立磁盘的冗余阵列）控制器，以控制在主机和存储盘之间发送/接收的数据信号的同步，由此支持低数据主机的处理速度和存储盘的高速数据处理速度。构成：硬盘连接（880）连接到SSD存储盘单元。可编程磁盘安装（850）连接到硬件磁盘连接。磁盘监视单元（860）连接到可编程磁盘安装台并监视SSD存储盘单元组。自适应磁盘安装控制器（890）连接到可编程磁盘安装件并控制可编程磁盘安装。（附图标记）（100）DDR SSD盘; （820）主机接口; （830）磁盘控制器; （840）高速主机接口; （850）可编程磁盘安装; （860）磁盘监控; （870）磁盘PnP控制器; （880）H / W磁盘连接; （890）自适应磁盘安装控制器

68. 发明公开

KR1020120104954A 랜덤 액세스 메모리용 하이브리드 시스템 아키텍쳐 有权
标题翻译：用于随机存取存储器的混合系统架构
公开(公告)号：KR1020120104954A
公开(公告)日：2012-09-24
申请号：KR1020120025910
申请日：2012-03-14
申请人： 주식회사 태진인포텍
发明人： 조병철
IPC分类号： G06F13/14 , G06F13/16 , G06F12/00
CPC分类号： G06F11/1441 , G06F3/061 , G06F3/0658 , G06F3/0685 , G06F3/0689 , G06F11/1446 , G06F11/2015 , G06F11/2094
摘要： PURPOSE: A hybrid system architecture for an RAM(Random Access Memory) is provided to offer a hybrid system architecture RAM like a ferroelectricity RAM. CONSTITUTION: A hybrid RAID(Redundant Array of Independent Disks) controller(802) combines with a system control board(810). A DDR(Double Data Rate) RAID controller(824) combines with the hybrid RAID controller. A DDR RAID control block set(830) combines with the DDR RAID controller. An RAM RAID controller(829) combines with the hybrid RAID controller. An RAM RAID control block set(860) combines with the RAM RAID controller. An HDD(Hard Disk Drive) RAID controller(826) combines with the hybrid RAID controller. The HDD RAID control block set(842) combines with the HDD RAID controller. [Reference numerals] (804,812) High speed data; (805,813) Middle speed data; (806,814) Low speed data; (808,828) Data backup; (818) Fiber channel; (820) Processor; (822) Cache; (824) DDR RAID controller; (826) HDD/Flash RAID controller; (829) PRAM/MRAM/FRAM RAID controller; (832) DDR memory disk; (834,846) Hot spare disk; (836,868,848) RAID fail; (838) Data backup; (840,850,866) RAID controller; (844) HDD/Flash SSD
摘要翻译：目的：提供一种用于RAM（随机存取存储器）的混合系统架构，以提供像铁电RAM一样的混合系统体系结构的RAM。构成：混合RAID（独立磁盘冗余阵列）控制器（802）与系统控制板（810）组合。 DDR（双倍数据速率）RAID控制器（824）与混合RAID控制器相结合。 DDR RAID控制块集（830）与DDR RAID控制器相结合。 RAM RAID控制器（829）与混合RAID控制器相结合。 RAM RAID控制块集（860）与RAM RAID控制器组合。 HDD（硬盘驱动器）RAID控制器（826）与混合RAID控制器组合。 HDD RAID控制块集（842）与HDD RAID控制器组合。（附图标记）（804,812）高速数据; （805,813）中速数据; （806,814）低速数据; （808,828）数据备份; （818）光纤通道; （820）处理器; （822）缓存; （824）DDR RAID控制器; （826）硬盘/闪存RAID控制器; （829）PRAM / MRAM / FRAM RAID控制器; （832）DDR存储盘; （834,846）热备盘; （836,868,848）RAID失败; （838）数据备份; （840,850,866）RAID控制器; （844）HDD /闪存SSD

69. 发明公开

KR1020120069517A 메모리 백업 중의 데이터 조작 无效
标题翻译：记忆备份期间的数据处理
公开(公告)号：KR1020120069517A
公开(公告)日：2012-06-28
申请号：KR1020110062097
申请日：2011-06-27
申请人： 아바고 테크놀로지스 제너럴 아이피 (싱가포르) 피티이 리미티드
发明人： 피실리오개리제이. , 촌피터비.
IPC分类号： G06F13/38 , G06F11/08 , G06F11/14 , G06F13/16 , G06F12/16
CPC分类号： G06F11/1441 , G06F11/1052 , G06F13/1694 , G06F13/38 , G06F11/08 , G06F11/1446 , G06F12/16 , G06F13/1668
摘要： PURPOSE: A data manipulation during a memory backing-up process is provided to efficiently manipulate data during the memory backing-up process. CONSTITUTION: A command data block with a memory address field is received. The memory address field includes first bits displaying positions in a volatile memory and second bits displaying data manipulation. Source for data transmitted to a non-volatile memory(135) is selected based on the data manipulation. The data is transmitted from the volatile memory to the source. Manipulated data is received from the source and is transmitted to the non-volatile memory. The source is a data encryption engine.
摘要翻译：目的：提供内存备份过程中的数据操作，以便在内存备份过程中有效地处理数据。构成：接收到具有存储器地址字段的命令数据块。存储器地址字段包括显示易失性存储器中的位置的第一位和显示数据操作的第二位。基于数据操作选择发送到非易失性存储器（135）的数据的源。数据从易失性存储器传输到源。从源接收操作的数据并将其传送到非易失性存储器。来源是一个数据加密引擎。

70. 发明授权

KR101132497B1 Memory system 无效
标题翻译：记忆系统
公开(公告)号：KR101132497B1
公开(公告)日：2012-04-12
申请号：KR20097018225
申请日：2009-01-20
IPC分类号： G06F12/00 , G06F12/02 , G06F13/16
CPC分类号： G06F12/0246 , G06F3/061 , G06F3/064 , G06F3/0656 , G06F3/0679 , G06F11/1441 , G06F12/06 , G06F2212/1044 , G06F2212/7201 , G06F2212/7206 , G06F2212/7207 , G06F2212/7208
摘要： 본 발명은 블록 사이즈 보다 작은 데이터 및 블록 사이즈 보다 큰 데이터를 기록 효율을 저하시키지 않고 기억할 수 있고 그 데이터에 따라서 병렬도를 동적으로 변경할 수 있는 메모리 시스템을 제공하는 것이다. 본 발명의 실시형태에 따른 메모리 시스템은, DRAM(11), NAND 메모리(12) 및 데이터의 액세스시에 사용되는 NAND 메모리(12) 내의 병렬 동작 소자(120A 내지 120D)를 나타내는 병렬 동작 소자 지정 정보 및 데이터의 어드레스를 NAND 인터페이스(140)에 대하여 지정하는 NAND 제어기 제어 레지스터(150), 각 병렬 동작 소자(120A 내지 120D)에 병렬로 연결되어 지정된 병렬 동작 소자 지정 정보와 어드레스에 기초하여 선택되는 1 또는 복수의 병렬 동작 소자(120A 내지 120D)의 어드레스에 액세스하는 NAND 인터페이스(140) 그리고 액세스되는 데이터의 타입에 따라서 병렬 동작 소자 지정 정보를 NAND 제어기 제어 레지스터(150)에 설정하는 CPU(131)를 구비한다.
메모리 시스템
摘要翻译：提供可以存储小于块大小的数据的存储器系统和大于块大小的数据而不降低写入效率，并且可以根据数据动态地改变并行性。根据本发明的实施例的存储器系统包括DRAM11，NAND存储器12和具有NAND控制器控制寄存器150的控制器，NAND控制寄存器150指定并行操作元件指定信息，其指示NAND中的并行操作元件120A至120D 在数据访问时要使用的存储器12和关于NAND接口140的数据地址，NAND接口140并联连接到相应的并行操作元件120A至120D，用于访问一个或多个基于指定的并行操作元件指定信息和地址选择的并行操作元件120A〜120D以及根据数据类型将并行操作元件指定信息设置在NAND控制器控制寄存器150中的CPU 131 访问。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式