专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

61. 发明公开

KR1020000038807A 반도체소자의 루테늄 전극 형성방법 无效
标题翻译：制造半导体器件的电极的方法
公开(公告)号：KR1020000038807A
公开(公告)日：2000-07-05
申请号：KR1019980053932
申请日：1998-12-09
申请人： 삼성전자주식회사
发明人： 주병선 , 김현우 , 한재현 , 강창진
IPC分类号： H01L21/28
摘要： PURPOSE: A method for fabricating a lower electrode of a semiconductor device is provided to effectively remove a remaining hard mask by forming the lower electrode using ruthenium. CONSTITUTION: A ruthenium film(12a) is formed on a semiconductor substrate which is formed with an oxide film. A mask pattern(14) formed by ARC or BST is formed on the ruthenium film(12a). By using the mask pattern(14), a lower portion of the ruthenium film(12a) is etched so that a ruthenium electrode is formed. Then, the mask pattern(14) is removed. The etching process for the ruthenium film(12a) is carried out by using a high density plasma ion etching process. The etching process for the ruthenium film(12a) is carried out by using an etching gas including oxygen.
摘要翻译：目的：提供一种用于制造半导体器件的下电极的方法，以通过使用钌形成下电极来有效地去除剩余的硬掩模。构成：在形成有氧化膜的半导体衬底上形成钌膜（12a）。在钌膜（12a）上形成由ARC或BST形成的掩模图案（14）。通过使用掩模图案（14），蚀刻钌膜（12a）的下部，从而形成钌电极。然后，去除掩模图案（14）。钌膜（12a）的蚀刻工艺通过使用高密度等离子体离子蚀刻工艺进行。通过使用包含氧的蚀刻气体来进行钌膜（12a）的蚀刻工艺。

62. 发明公开

KR1019990033881A 반도체 장치의 자기 정렬 콘택 형성방법 无效
标题翻译：用于形成半导体器件的自对准接触的方法
公开(公告)号：KR1019990033881A
公开(公告)日：1999-05-15
申请号：KR1019970055316
申请日：1997-10-27
申请人： 삼성전자주식회사
发明人： 강창진 , 추창웅 , 정철
IPC分类号： H01L21/28
摘要： 본 발명은 반도체 소자의 자기 정렬 콘택 형성방법에 관한 것이다. 반도체 기판상에 질화막 스페이서로 덮인 복수의 게이트 전극을 형성하고 상기 결과물의 전면에 층간절연막을 형성한 후, 팔불화시클로부탄(C
4 F
8 ) + 일산화탄소(CO) + 아르곤(Ar)+ 산소(O
2 )의 가스조성물을 사용하여 상기 층간절연막을 식각하여 상기 게이트 전극들 사이에 콘택을 형성한다.

63. 发明授权

KR100166203B1 반도체장치의 콘택 형성방법 失效
标题翻译：在半导体上形成接触的方法
公开(公告)号：KR100166203B1
公开(公告)日：1999-02-01
申请号：KR1019950034351
申请日：1995-10-06
申请人： 삼성전자주식회사
发明人： 강창진
IPC分类号： H01L21/768
摘要： 패드 폴리를 이용하는 안정된, 반도체장치에서의 콘택 형성방법이 개시되어 있다.
본 발명에 의한 반도체장치의 콘택 형성방법은, 게이트 폴리(31)가 형성된 반도체기판(30)상에 제1층간 절연막(32)을 증착하고, 상기 게이트 폴리(31) 사이의 상기 반도체기판(30)을 노출시키고, 전면에 패드 폴리층(34)을 증착한 후 상기 패드 폴리층(34)을 에치백하며, 포토리소그래피기술로 패드 폴리를 형성할 영역상에 포토레지스트 패턴(36)을 형성하고, 식각공정에 의하여 상기 포토레지스트 패턴(36) 하부에 패드 폴리(35)를 형성하는 단계 및 전면에 제2층간 절연막(37)을 증착하고 통상적인 에칭공정에 의해 콘택홀(38)을 형성하는 단계를 구비하여 이루어진다.
따라서, 폴리머 스페이서를 사용하지 않아 공정이 안정되며, 패드 폴리의 두께를 낮게 할 수 있으므로 디바이스의 수직방향으로의 스케일 다운을 얻을 수 있다.

64. 发明公开

KR1019990000815A 비트라인의 산화를 방지하기 위한 반도체 메모리장치의 제조방법 失效
标题翻译：一种制造用于防止位线氧化的半导体存储器件的方法
公开(公告)号：KR1019990000815A
公开(公告)日：1999-01-15
申请号：KR1019970023917
申请日：1997-06-10
申请人： 삼성전자주식회사
发明人： 박영우 , 노준용 , 구본영 , 강창진 , 정철 , 남석우
IPC分类号： H01L21/28
摘要： 스토리지 전극 패터닝시 발생된 미스얼라인에 의해 비트라인이 산화되는 것을 방지할 수 있는 반도체 메모리장치의 제조방법에 대해 기재되어 있다. 이 방법은, 반도체기판의 활성영역에 게이트, 소오스 및 드레인을 구비하는 트랜지스터를 형성하는 단계와, 소오스와 접속된 패드를 형성하는 단계와, 패드가 형성된 결과물상에 제1 층간절연막을 형성하는 단계와, 제1 층간절연막상에 드레인과 접속된 비트라인을 형성하는 단계와, 비트라인이 형성된 결과물상에 산화방지막을 형성하는 단계와, 산화방지막상에 제2 층간절연막을 형성하는 단계와, 패드를 노출시키는 콘택홀을 형성하는 단계와, 콘택홀의 내측벽에 스페이서를 형성하는 단계와,콘택홀을 통해 상기 패드와 접속된 스토리지 전극을 형성하는 단계, 및 스토리지 전극이 형성된 결과물상에 유전체막 및 플레이트 전극을 차례로 형성하는 단계로 이루어진다.

65. 发明公开

KR1019980083836A 반도체소자의 콘택 홀 형성방법 无效
标题翻译：在半导体器件中形成接触孔的方法
公开(公告)号：KR1019980083836A
公开(公告)日：1998-12-05
申请号：KR1019970019310
申请日：1997-05-19
申请人： 삼성전자주식회사
发明人： 강창진 , 이원석 , 정상섭 , 추창웅
IPC分类号： H01L21/28
摘要： 본 발명은 반도체 소자의 콘택 홀 형성방법에 관한 것이다. 본 발명은 (a) 게이트 절연막이 형성된 반도체 기판 상에, 그 상부에 ㅋ핑층이 구비된 게이트 전극을 형성하는 단계, (b) 상기 게이트 전극의 측벽에 스페이서를 형성하는 단계, (c) 상기 결과물의 전면에 층간 절연막을 형성하는 단계, 및 (d) 팔불화 시클로부탄(C
4 F
8 )＋ 불화메탄(CH
3 F) ＋ 일산화탄소(CO) ＋ 아르곤(Ar) 의 가스조성물을 사용하여 상기 층간절연막을 건식식각함으로써, 상기 게이트 전극들 사이의 상기 반도체 기판을 노출시키는 단계를 포함하는 것을 특징으로 한다.

66. 发明公开

KR1019970054549A 반도체 장치의 커패시터 제조 방법 无效
公开(公告)号：KR1019970054549A
公开(公告)日：1997-07-31
申请号：KR1019950059234
申请日：1995-12-27
申请人： 삼성전자주식회사
发明人： 강창진
IPC分类号： H01L29/92
摘要： 본 발명은 커패시터의 하부전극의 표면에 HSG를 형성하여 커패시턴스를 증대하는 반도체 장치의 커패시터 제조 공정에서 저온산화막을 마스크로 사용하여 하부전극을 형성하는 반도체 장치의 커패시터 제조 방법에 관한 것으로, 반도체 기판상에 콘택홀을 갖도록 순차적으로 형성된 층간절연막과 고온산화막을 사이에 두고 스토리지 노드용 폴리실리콘막을 형성하는 공정과; 상기 스토리지 노드용 폴리실리콘막사에 저온산화막을 사이에 두고 포토레지스트 패턴을 형성하는 공정과; 상기 포토레지스트 패턴을 마스크로 사용하여 상기 저온산화막을 식각하여 저온산화막 패턴을 형성하는 공정과; 상기 포토레지스트 패턴 및 저온산화막 패턴을 마스크로 사용하여 상기 스토리지 노드용 폴리실리콘막을 식각하여 스토리지 노드를 형성하는 공정과; 상기 저온산화막 패턴을 습식식각으로 제거하는 공정과; 상기 스토리지 노드의 표면에 HSG를 형성하는 공정과; 상기 포토레지스트 패턴을 제거하는 공정과; 상기 스토리지 노드의 HSG상에 유전체막 및 커패시터의 상부전극으로 사용되는 플레이트 전극을 순차적으로 형성하는 공정을 포함하고 있다. 이 방법에 의해서, 상기 스토리지 노드 하부의 고온 산화막의 손실을 최소화할수 있다.

67. 发明公开

KR1019970024007A 반도체장치의 콘택 형성방법 失效
公开(公告)号：KR1019970024007A
公开(公告)日：1997-05-30
申请号：KR1019950034351
申请日：1995-10-06
申请人： 삼성전자주식회사
发明人： 강창진
IPC分类号： H01L21/768
摘要： 패드 폴리를 이용하는 안정된, 반도체장치에서의 콘택 형성방법이 개시되어 있다.
본 발명에 의한 반도체장치의 콘택형성방법은, 게이트 폴리(31)가 형성된 반도체기판(30)상에 제 1 층간 절연막(32)을 증착하고, 상기 게이트 폴리(31) 사이의 상기 반도체기판(30)을 노출시키고, 전면에 패드 폴리층(34)을 증착한 후 상기 패드 폴리층(34)을 에치백하며, 포토리소그래피기술로 패드 폴리를 형성할 영역상에 포토레지스트 패턴(36)을 형성하고, 식각공정에 의하여 상기 포토레지스트 패턴(36) 하부에 패드 폴리(35)를 형성하는 단계 및 전면에 제 2 층간 절연막(37)을 증착하고 통상적인 에칭공정에 의해 콘택홀(38)을 형성하는 단계를 구비하여 이루어진다.
따라서, 폴리머 스페이서를 사용하지 않아 공정이 안정되며, 패드 폴리의 두께를 낮게 할 수 있으므로 디바이스의 수직방향으로의 스케일 다운의 얻을 수 있다.

68. 发明公开

KR1019970018034A 접촉창 형성 방법 无效
标题翻译：如何创建联系人窗口
公开(公告)号：KR1019970018034A
公开(公告)日：1997-04-30
申请号：KR1019950029325
申请日：1995-09-07
申请人： 삼성전자주식회사
发明人： 강창진 , 이수웅 , 민경진
IPC分类号： H01L21/28
摘要： 접촉창 형성방법에 대해 기재되어 있다. 이는, 반도체기판 상에 층간절연층을 형성하는 제1단계, 층간절연층을 부분적으로 식각함으로써 반도체기판을 노출시키는 접촉창을 형성하는 제2단계 및 스텝 커버리지가 불량한 도포방법으로, 스페이서용 질화막을, 접촉창의 측벽 및 층간절연층 상에 도포하는 제2단계를 포함하는 것을 특징으로 한다. 따라서, 접촉장의 접촉실패 및 접촉저항 증가를 줄일 수 있다.

69. 发明授权

KR100866964B1 반도체 소자 제조를 위한 상호 연결된 미세 하드마스크패턴 형성 방법 失效
标题翻译：形成用于制造半导体器件的相互连接的精细硬掩模图案的方法
公开(公告)号：KR100866964B1
公开(公告)日：2008-11-05
申请号：KR1020070037159
申请日：2007-04-16
申请人： 삼성전자주식회사
发明人： 임석현 , 정승필 , 강창진 , 민경진 , 정영재
IPC分类号： H01L21/027
摘要： 반도체 소자 제조를 위한 상호 연결된 미세 하드마스크 패턴 형성 방법에 대하여 개시한다. 본 발명에 따른 미세 하드마스크 패턴 형성 방법에서는 기판상에 형성된 피식각막 위에 하드마스크층을 형성한 후, 복수의 장패턴과 단패턴이 있는 제1 마스크 패턴을 형성한다. 제1 마스크 패턴 위에 상호 인접한 2개의 장패턴 사이에서 리세스(recess)를 한정하는 상면을 가지는 버퍼층을 형성한다. 리세스에 충전체를 채운 후, 제1 마스크 패턴의 상면이 노출되도록 버퍼층의 일부를 제거한다. 단패턴의 절단부 일부를 제거하여 홀을 만든다. 등방성 식각으로 충전체와 홀 사이에 있는 버퍼층을 제거하여 확장홀을 만든다. 충전체를 제거하여 다시 리세스를 형성한 후, 확장홀과 리세스를 채워서 연결 마스크 패턴을 만든다. 연결 마스크 패턴 및 장패턴을 식각 마스크로 하여 하드마스크층을 식각하여 하드마스크 패턴을 형성한다.
더블 패터닝, 미세 피치, 상호 연결, 하드마스크 패턴

70. 发明公开

KR1020080093337A 반도체 소자 제조를 위한 상호 연결된 미세 하드마스크패턴 형성 방법 失效
标题翻译：形成用于制造半导体器件的互连精细硬掩模图案的方法
公开(公告)号：KR1020080093337A
公开(公告)日：2008-10-21
申请号：KR1020070037159
申请日：2007-04-16
申请人： 삼성전자주식회사
发明人： 임석현 , 정승필 , 강창진 , 민경진 , 정영재
IPC分类号： H01L21/027
CPC分类号： H01L21/0334 , G03F7/70466 , H01L21/0337 , H01L21/31144
摘要： A method of forming an interconnected fine hard mask pattern for manufacturing a semiconductor device is provided to connect a practically formed connection mask pattern to the same position although misalign occurs during a photo mask process for interconnection. A method of forming an interconnected fine hard mask pattern for manufacturing a semiconductor device includes the steps of: forming a hard mask layer on a substrate; forming a first mask pattern having a plurality of long patterns and short patterns; forming a buffer layer(500) above the first mask pattern to define a recess between two adjacent patterns; filling a filler in the recess; removing a part of the buffer layer exposing an upper surface of the first mask pattern; removing a part of a cut port of the short pattern to form a hole; moving a part of the buffer between the hole and the filler to form an extension hole; filling the extension hole to form a connection mask pattern(800); and etching the hard mask layer using the connection mask pattern and the long pattern as an etch mask to form a hard mask pattern.
摘要翻译：提供一种形成用于制造半导体器件的互连精细硬掩模图案的方法，以将实际形成的连接掩模图案连接到相同位置，尽管在用于互连的光掩模处理期间发生偏移。形成用于制造半导体器件的互连精细硬掩模图案的方法包括以下步骤：在基底上形成硬掩模层; 形成具有多个长图案和短图案的第一掩模图案; 在所述第一掩模图案之上形成缓冲层（500）以限定两个相邻图案之间的凹槽; 在凹槽中填充填料; 去除暴露第一掩模图案的上表面的缓冲层的一部分; 去除短图案的切口的一部分以形成孔; 在孔和填料之间移动缓冲区的一部分以形成延伸孔; 填充延伸孔以形成连接掩模图案（800）; 并且使用连接掩模图案和长图案作为蚀刻掩模蚀刻硬掩模层以形成硬掩模图案。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式