专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

51. 发明公开

KR1020080069902A 위상 조정 기능의 평가 방법, 정보 처리 장치, 및 컴퓨터판독 가능한 정보 기록 매체 失效
标题翻译：相位调整功能评估方法，信息处理装置和计算机可读信息记录介质
公开(公告)号：KR1020080069902A
公开(公告)日：2008-07-29
申请号：KR1020070130794
申请日：2007-12-14
申请人： 후지쯔 가부시끼가이샤
发明人： 나카야마히로시 , 오사노히데카즈
IPC分类号： H04L12/26 , H04L7/08
CPC分类号： G06F1/10 , H03K5/135 , H03L7/07 , H03L7/0812 , H04L7/0008 , H04L7/0037 , H04L7/0041 , H04L7/02
摘要： A phase adjusting function evaluation method, an information processing apparatus, and a computer readable information recording medium are provided to evaluate phase adjusting operations simply and certainly by installing a phase quantity supplier to change the phase quantity into a predetermined shape, and storing the result thereof. Transmission chips and receiving chips configure a semiconductor integrated circuit for data communication between a system board and a memory system interconnection or between the memory system interconnection and an IO unit. A clock output circuit(115) and a clock input circuit(210) are included in each of chips, and connected each other by clock lines. And each data input circuit(221-i) is connected with a data output circuit(141-i) through data lines. The transmission chips are made up of a PLL(Phase Locked Loop) circuit(100), the clock output circuit(115), the data output circuits(141-1~141-n), flip-flop circuits(131-1~131-n), and data select circuits(121-1~121-n). The PLL generates specified clock signals. The clock output circuit and the data output circuit are configured by amplification circuits respectively. The data select circuits selects general data or one of training patterns, and provide the selected result to the data output circuits. Wherein, the training patterns are a data column predetermined between the transmission and receiving chips. The receiving chips are made up of the clock input circuit, the data input circuits, a phase quantity supply circuit(215), phase adjusting circuits(231-1~231-n), flip-flop circuits(241-1~241-n) and pattern detection circuits(251-1~251-n). Each of the clock input circuits and the data input circuits are configured by amplification circuits.
摘要翻译：提供相位调整功能评估方法，信息处理装置和计算机可读信息记录介质，以简单且肯定地通过安装相量供给器来将相位量改变为预定形状来评估相位调整操作，并且存储其结果。传输芯片和接收芯片配置用于系统板和存储器系统互连之间或存储器系统互连和IO单元之间的数据通信的半导体集成电路。时钟输出电路（115）和时钟输入电路（210）被包含在每个芯片中，并且通过时钟线彼此连接。并且每个数据输入电路（221-i）通过数据线与数据输出电路（141-i）连接。传输芯片由PLL（锁相环）电路（100），时钟输出电路（115），数据输出电路（141-1〜141-n），触发电路（131-1〜 131-n）和数据选择电路（121-1〜121-n）。 PLL产生指定的时钟信号。时钟输出电路和数据输出电路分别由放大电路配置。数据选择电路选择通用数据或训练模式中的一种，并将所选择的结果提供给数据输出电路。其中，训练模式是在发送和接收码片之间预定的数据列。接收芯片由时钟输入电路，数据输入电路，相量供给电路（215），相位调整电路（231-1〜231-n），触发电路（241-1〜241- n）和图案检测电路（251-1〜251-n）。每个时钟输入电路和数据输入电路由放大电路配置。

52. 发明授权

KR100838456B1 프리앰블 심벌을 이용한 직교 주파수 분할 다중화 시스템 및 그 생성 방법 및 타이밍/주파수 동기 획득하는 방법 失效
标题翻译：使用前导符号的OFDM系统和用于设计前导符号的方法和用于获取定时/频率同步的方法
公开(公告)号：KR100838456B1
公开(公告)日：2008-06-16
申请号：KR1020060110830
申请日：2006-11-10
申请人： 포항공과대학교 산학협력단
发明人： 전경훈 , 김정창
IPC分类号： H04L27/26 , H04L7/08 , H04L7/10 , H04J11/00
摘要： 본 발명은 OFDM 시스템에서 반송파 주파수 오프셋 추정 범위 확장을 위한 프리앰블 설계와 상기 프리앰블을 이용한 타이밍/주파수 동기 및 기지국 탐색 방법에 관한 것이다. 본 발명의 프리앰블 심벌은, 시간 영역에서 유효 OFDM 심벌 앞에 삽입되는 순환 프리픽스와, 시간 영역에서 긴 반복 패턴들이 반복 형성되고 상기 긴 반복 패턴들 내에 다수의 짧은 반복 패턴이 각각 반복적으로 형성되어 있는 유효 프리앰블 심벌을 포함한다. 또한, 상기 프리앰블 심벌을 이용한 타이밍/주파수 동기 및 기지국 탐색 방법은, 시간 영역에서 수신 프리앰블 신호 내의 반복 패턴들 사이의 교차상관을 계산하여 타이밍 동기를 획득하는 타이밍 동기 획득 과정과, 타이밍 동기 획득 후 수신 프리앰블 신호 내의 반복 패턴들 사이의 교차상관 값의 위상차를 구함으로써 반송파 주파수 오프셋을 추정하는 반송파 주파수 오프셋 추정 과정과, 타이밍 및 주파수 동기 획득 후 수신 프리앰블 신호를 고속 퓨리에변환 취한 값과 기지국 구분 수열들과의 교차상관을 계산하여 기지국 탐색을 수행하는 기지국 탐색 과정을 포함한다.
OFDM, 직교, 주파수 분할 다중화, 프리앰블, 동기, 기지국, 순환 프리픽스

53. 发明公开

KR1020070020538A 최적화된 동기화 프리앰블 구조체 有权
公开(公告)号：KR1020070020538A
公开(公告)日：2007-02-21
申请号：KR1020070009043
申请日：2007-01-29
申请人： 소니 인터내셔널유로파 게엠베하
发明人： 뵌케랄프 , 될레토마스 , 콘삭크티노
IPC分类号： H04L27/26 , H04L7/08
CPC分类号： H04L27/2602 , H04L7/041 , H04L7/08 , H04L27/2628 , H04L27/2659
摘要： 본 발명은 동기화 및 트레이닝 프리앰블들(training preambles)에 기초한다. 최적화 시퀀스는, 64 FFT의 크기를 갖는 OFDM 심벌의 적절한 서브캐리어에 상기 시퀀스를 매핑함으로써 프리앰블 또는 그 일부(또는 필드라 칭함)를 발생시키는데 매우 적절하다. 본 발명의 이점은, B-FIELD 에 생기는 자기상관이 동기화에 사용될 때, 타이밍의 정확성이 향상된다는 점이다. 종래 기술에 따른 프리앰블들의 시간 도메인 구조체들은 본 발명에 따라 변경되지 않는다. 본 발명의 이점은 다음과 같이 요약될 수 있다.
본 발명은 낮은 피크 대 평균 전력비 및 작은 동적 범위를 갖는, OFDM 기반 동기화 심벌을 제안하고,
- 동기화 성능(현재의 프리앰블들에 비해 타이밍 정확성)이 향상되며,
- 종래 기술에 따른 특정 시간 도메인 프리앰블 구조체들이 수정되지 않으며,
- 복잡함이 증가하지 않는다는 것이다.
OFDM 전송 시스템, 동기화 프리앰블 구조체, 시간 도메인 시퀀스, 주파수 도메인 시퀀스, 자기상관

54. 发明公开

KR1020060047802A 동기보정을 위한 인에이블 범위를 적응적으로 규정하는동기보정기 有权
标题翻译：同步补偿器自适应定义同步补偿的使能范围
公开(公告)号：KR1020060047802A
公开(公告)日：2006-05-18
申请号：KR1020050039656
申请日：2005-05-12
申请人： 오끼 덴끼 고오교 가부시끼가이샤
发明人： 카사무라켄지 , 타카타야스히로
IPC分类号： H04L7/02 , H04L7/08
CPC分类号： H04L7/042
摘要： 동기보정기에 있어서, 로드 생성기(12)는, UW 검출기(12)로부터의 검출신호가(26)가 동기보정회로(20)로부터의 인에이블 신호(30)가 표시하는 범위값 내에 속하는지 여부에 따라 비트 카운터(16)에 데이터(34)를 로드시킴으로써, 정규 위치로부터 대폭적으로 벗어나 검출되는 검출신호(26)를 배제하여, 적절한 동기보정한다. 이에 따라, 반사파로 상정되는 비정상적인 파형들을 받아들이지 않고, 정상적인 수신파에 근거하는 동기보정을 행할 수 있다.
동기보정, 인에이블 범위, 반사파, 동기 타이밍 생성, 인에이블 생성, 로드신호

55. 发明授权

KR100331872B1 프레임 동기를 위한 파일럿 시퀀스 생성 방법 有权
标题翻译：生成导频序列的方法用于帧同步
公开(公告)号：KR100331872B1
公开(公告)日：2002-11-23
申请号：KR1019990023568
申请日：1999-06-22
申请人： 엘지정보통신주식회사
发明人： 송영준
IPC分类号： H04L7/08
摘要： 차세대이동통신시스템에있어서, 특히 W-CDMA 방식을이용하는차세대이동통신시스템의상향또는하향링크에서프레임동기에사용될슬롯의두 배길이의파일럿시퀀스를생성하는방법에관한것이다. 본발명은슬롯길이코드시퀀스를생성하는수학적생성방안을제시하며,로정의되는슬롯의 2배길이인파일럿시퀀스를프레임동기에사용하고자할 때, 이를생성하는방법을제공한다.

56. 发明授权

KR100331874B1 공통 파일럿 채널의 파일럿 패턴을 이용한 프레임 동기 방법 有权
标题翻译：使用公共导频信道的导频模式的帧同步方法
公开(公告)号：KR100331874B1
公开(公告)日：2002-04-09
申请号：KR1019990026689
申请日：1999-07-02
申请人： 엘지정보통신주식회사
发明人： 송영준
IPC分类号： H04L7/08
摘要： 본발명은차세대이동통신시스템에관한것으로, 특히광대역코드분할다중접속(이하, W-CDMA라약칭함) 방식을이용하는차세대이동통신시스템의하향링크(downlink)에서공통파일럿채널(Common Pilot Channel ; 이하, CPICH 라약칭함)의파일럿패턴을이용하여프레임동기를이루는방법에관한것이다. 즉차세대이동통신시스템의하향링크(downlink)에서 CPICH를통해전송되는공통파일럿비트패턴을제시하며, 이패턴의상관함수특성을이용하여프레임동기를이루는방법을제공한다.

57. 发明授权

KR100326125B1 송신장치, 수신장치, 전송시스템, 송신방법, 수신방법 및 전송방법 失效
标题翻译：发射机接收机传输系统发送方法接收方法和发送方法
公开(公告)号：KR100326125B1
公开(公告)日：2002-02-27
申请号：KR1019997001892
申请日：1997-09-05
申请人： 파나소닉 주식회사
发明人： 요시다다카야스 , 다나카마사토시 , 니시오카미노루 , 반나이다쓰시 , 니시노마사카즈
IPC分类号： H04L7/08
CPC分类号： H04N21/4302 , H04L1/004 , H04N19/60 , H04N19/68 , H04N19/89 , H04N21/234318 , H04N21/235 , H04N21/2365 , H04N21/2383 , H04N21/242 , H04N21/4305 , H04N21/4307 , H04N21/434 , H04N21/4347 , H04N21/435
摘要： 송신장치에있어서는, 입력된정보신호의정보량을압축수단(4)으로압축하여일정한단위마다출력하여, 이압축수단(4)의출력신호를복수단위모아이에동기신호부가수단(5)으로하나의동기신호를부가하여출력신호를전송로(6)에송신한다. 수신장치에있어서는하나의동기신호와복수단위의압축된정보신호를 1개의집합단위의정보로서수신하여, 수신된신호로부터동기신호제거수단(7)으로동기신호를제거하여, 동기신호제거수단(7)의출력신호중 압축되어있는영상신호를신장수단(11)으로 1단위마다신장한다. 상기시스템에의해, 1 개의집합단위에다수의정보신호를포함할수 있고, 정보신호의전송을효율적으로행할수 있다.

58. 发明授权

KR100311523B1 프레임 동기 획득 방법 失效
标题翻译：帧同步建立方法
公开(公告)号：KR100311523B1
公开(公告)日：2001-10-18
申请号：KR1019990033542
申请日：1999-08-14
申请人： 엘지정보통신주식회사
发明人： 송영준
IPC分类号： H04L7/08
摘要： 차세대이동통신시스템에있어서, 특히광대역코드분할다중접속방식(이하, W-CDMA 라약칭함)의차세대이동통신시스템에서최적의파일럿비트패턴을사용하여핸드오버지역에서도보다효과적으로프레임동기를획득할수 있도록한 방법에관한것이다. 이에따라본 발명에서는차세대이동통신시스템의상향링크에서최적의프레임동기를수행할수 있도록제공된새로운파일럿비트패턴을이용하고, 이제안된파일럿비트패턴의상관처리결과에따라핸드오버지역에서의보다빠르고정확한프레임동기획득방법을제공한다.

59. 发明授权

KR100301580B1 셀 사이트 모뎀을 리세트하는 방법 失效
标题翻译：如何重置基站调制解调器
公开(公告)号：KR100301580B1
公开(公告)日：2001-09-22
申请号：KR1019970052265
申请日：1997-10-13
申请人： 에스케이하이닉스 주식회사
发明人： 김태훈 , 어준선 , 박봉왐
IPC分类号： H04L7/00 , H04L7/08
摘要： PURPOSE: A method for resetting a cell site modem is provided to reduce a communication failure by resetting a particular cell cite modem of various cell cite modems and delegating a synchronization function of the corresponding cell cite modem to other cell cite modem. CONSTITUTION: An initialization process for all using data is performed(S11). A synchronous signal provided to a total system of a channel card is checked(S12). An external input for resetting a cell site modem providing the synchronous signal to the total system of the channel card is checked if the synchronous signal is provided to the total system of the channel card(S13). An authority for resetting the cell site modem is delegated if the external input for resetting the cell site modem is detected(S14). A corresponding cell cite modem is reset or all cell cite modems are reset if the external input for resetting the cell site modem is not detected or the synchronous signal is not provided to the total system of the channel card(S15). An internal system is synchronized with a time provided from an external system(S16). A synchronizing state of the internal system and the time provided from an external system is checked(S17,S18). The synchronizing state is reported to a control processor of a base station(S19).

60. 发明授权

KR100150237B1 동기전송 시스템의 프레이밍 바이트 에러 검출기 失效
标题翻译：同步传输系统框架字节错误检测器
公开(公告)号：KR100150237B1
公开(公告)日：1998-11-02
申请号：KR1019940036369
申请日：1994-12-23
申请人： 한국전자통신연구원 , 주식회사 케이티
发明人： 김성도 , 서정욱 , 정희범 , 송원철 , 이훈복
IPC分类号： H04L7/08
摘要： 본 발명은 프레임동기된 STM-1 또는 STM-4 신호를 수신하여 저속의 병렬 신호로 변환한 후, 프레이밍 바이트에 대해서만 BIP-8 코드를 계산하고 프레이밍 바이트가 아닌 구간에서는 지금까지 계산된 BIP-8 코드를 그대로 유지하고 있다가 다음 번에 수신되는 프레이밍 바이트에서 연속적으로 BIP-8 코드를 계산하고, 외부의 중앙처리장치에 의해 해당 레지스터가 읽혀지면 그때까지의 계산된 BIP-8 코드값이 데이타 버스로 보내지고 BIP-8 코드를 생성하는 코드생성기는 클리어되어 다음번에 수신되는 프레이밍 바이트에서 새로운 BIP-8 코드를 계산하는 동기 전송 시스템의 프레이밍 바이트 에러 검출기에 관한 것으로서, 다음번에 이 레지스터가 읽혀질 때 까지의 시간구간 동안에 프레이밍 바이트에서의 전송오류를 하나의 레지스터를 이용하여 확인할 수 있다는 장점이 있다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式