专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

41. 发明授权

KR101510246B1 양방향 항복특성을 갖는 반도체 소자 구조체 및 이의 제조방법 有权
标题翻译：具有双向击穿特性的半导体器件的结构及其制造方法
公开(公告)号：KR101510246B1
公开(公告)日：2015-04-08
申请号：KR1020130124642
申请日：2013-10-18
申请人： 주식회사 시지트로닉스
发明人： 조덕호 , 심규환
IPC分类号： H01L29/861 , H01L21/328
摘要： 본발명은순방향과역방향으로항복이일어나는양방향의항복특성을갖는반도체소자구조체에관한것으로서, 반도체기판, 반도체기판의상부에도전형과농도를달리하여에피성장한복수의반도체에피층, 소자간격리를위하여복수의에피층을소정간격으로식각하여형성된활성부, 활성부의접촉창을제외한나머지상부표면에형성되는절연막및 활성부와의오믹접합을위하여활성부의접촉창위에형성되는금속막을포함하되, 활성부의상하부에피층은동일한도전형이고, 상하부에피층사이의중간에피층은적어도 2 개의에피층으로서상기상하부에피층보다저농도이며반대도전형이고, 활성부의상부와하부에각각 p-n접합이형성되어항복전압이독립적으로조절되는것을특징으로한다. 본발명에따른순방향과역방향으로항복이일어나는양방향의항복특성을갖는반도체소자구조체및 그제조방법은고농도의반도체에피층과저농도의반도체에피층으로소자의순방향과역방향에대한항복전압을독립적으로조절함으로써양방향의항복특성을갖고, TATA 구조인금속박막의증착공정함으로써습기, 열, 광, 반응가스와같은조건에노출되어사용되는경우소자의내환경성능을강화하는장점이있다.
摘要翻译：本发明涉及具有双向击穿特性的半导体器件结构，其产生正向和反向的击穿。半导体器件结构包括：半导体衬底; 通过在半导体衬底的上部具有不同于导电类型的浓度而外延的多个半导体外延层; 激活单元，其通过以预定间隔蚀刻多个外延层以在器件之间分离而形成; 绝缘膜，其形成在除了所述激活单元的接触窗口之外的剩余上表面上; 以及金属膜，其形成在所述激活单元的所述接触窗上，用于与所述激活单元的欧姆接触。激活单元的上下外延层具有相同的导电类型。上外表层和下外延层之间的至少两个中间外延层具有低于上外表层和下外延层的浓度的浓度，并具有相反的导电类型。并且可以通过在激活单元的上部和下部分别形成p-n结来独立地控制击穿电压。具有产生正向和反向击穿的双向击穿特性的半导体器件结构及其制造方法：通过独立地控制使用半导体外延层的器件的正向和反向方向的击穿电压，具有双向击穿特性低浓度和半导体外延层高浓度; 并且通过沉积具有TATA结构的金属薄膜，当暴露于诸如湿气，热，光和反应气体的条件下时，可提高器件的耐环境性能。

42. 发明授权

KR101495736B1 ＥＳＤ-ＥＭＩ 공통모드 반도체 필터 소자 및 그 제조방법 有权
标题翻译： ESD-EMI共模滤波器件及其制造方法
公开(公告)号：KR101495736B1
公开(公告)日：2015-02-25
申请号：KR1020130055007
申请日：2013-05-15
申请人： 전북대학교산학협력단 , 주식회사 시지트로닉스
发明人： 길연호 , 양현덕 , 최상식 , 최철종 , 조덕호 , 심규환
IPC分类号： H03H7/01 , H03H3/007
CPC分类号： H03H7/01 , H01L27/0288 , H03H1/0007 , H03H2001/0064 , H03H2001/0085
摘要： 본 발명에 따른 ESD-EMI 공통모드 반도체 필터 소자는, 필터 회로를 구현하는 반도체 필터 소자에 있어서, 기판과; 상기 기판상에 형성된 복수 개의 TVS 제너 다이오드 소자와; 상기 기판상에 상기 필터 회로의 복수 개의 TVS 제너 다이오드 소자에 대응하도록 마련된 복수 개의 PIN 다이오드와; 상기 복수 개의 TVS 제너 다이오드 소자 및 상기 복수 개의 PIN 다이오드를 금속 배선으로 연결하여 형성된 인덕터 수동 소자를 포함하되, 상기 인터덕 수동소자는 그라운드 소자에 접지된 구조를 갖고, 상기 금속 배선에 연결되는 복수의 입출력 단자 패드를 형성하여 상기 TVS 제너 다이오드 소자, 상기 PIN 다이오드 및 상기 인덕터 수동 소자로 구성된 다단 필터 중 선택적으로 필터에 구동 신호를 인가하는 점에 그 특징이 있다.
본 발명에 따르면, 반도체 필터는 최소의 크기로 집적화하여 제작되며, EMI 필터링 및 ESD에 의한 칩 손상을 방지할 수 있다.

43. 发明授权

KR101476747B1 갈륨함유 반도체 소자의 제조방법 有权
标题翻译：半导体器件的制造方法包括Ga
公开(公告)号：KR101476747B1
公开(公告)日：2014-12-26
申请号：KR1020130061866
申请日：2013-05-30
申请人： 전북대학교산학협력단 , 주식회사 시지트로닉스
发明人： 양전욱 , 심규환 , 조덕호
IPC分类号： H01L21/20 , H01L29/78 , H01L21/265 , H01L21/324
摘要： 본발명에따른갈륨함유반도체소자의제조방법은, 사파이어기판상에버퍼층및 질화갈륨층이형성된기판을준비하는단계와; 상기질화갈륨층이성장된기판상의활성영역에이온주입층을형성하기위해포토레지스트공정을수행하는단계와; 상기포토레지스트공정에의해노출된활성영역에 Si 이온을주입하여이온주입층을형성하는단계와; 상기이온주입층이형성된기판상에열처리보호막을형성하는단계와; 상기열처리보호막이형성된후 적외선및 자외선을조사하여열처리를진행하는단계와; 상기열처리된기판의열처리보호막을제거하는단계를포함하는점에그 특징이있다. 본발명은기판의열처리공정시 자외선을조사하여기판에주입된이온의활성화효율을높임으로써소자특성을개선하여소자제조공정의생산성을높일수 있다.

44. 发明公开

KR1020140140887A 갈륨함유 반도체 소자의 제조방법 有权
标题翻译：包含GA的半导体器件制造方法
公开(公告)号：KR1020140140887A
公开(公告)日：2014-12-10
申请号：KR1020130061866
申请日：2013-05-30
申请人： 전북대학교산학협력단 , 주식회사 시지트로닉스
发明人： 양전욱 , 심규환 , 조덕호
IPC分类号： H01L21/20 , H01L29/78 , H01L21/265 , H01L21/324
CPC分类号： H01L21/3245 , H01L21/2654 , H01L29/2003 , H01L29/66462 , H01L29/7783
摘要： 본 발명에 따른 갈륨함유 반도체 소자의 제조방법은, 사파이어 기판상에 버퍼층 및 질화갈륨층이 형성된 기판을 준비하는 단계와; 상기 질화갈륨층이 성장된 기판상의 활성 영역에 이온 주입층을 형성하기 위해 포토레지스트 공정을 수행하는 단계와; 상기 포토레지스트 공정에 의해 노출된 활성 영역에 Si 이온을 주입하여 이온 주입층을 형성하는 단계와; 상기 이온 주입층이 형성된 기판상에 열처리 보호막을 형성하는 단계와; 상기 열처리 보호막이 형성된 후 적외선 및 자외선을 조사하여 열처리를 진행하는 단계와; 상기 열처리된 기판의 열처리 보호막을 제거하는 단계를 포함하는 점에 그 특징이 있다.
본 발명은 기판의 열처리 공정 시 자외선을 조사하여 기판에 주입된 이온의 활성화 효율을 높임으로써 소자 특성을 개선하여 소자 제조 공정의 생산성을 높일 수 있다.
摘要翻译：根据本发明的包括Ga的半导体器件的制造方法包括制备在蓝宝石衬底上形成缓冲层和氮化镓层的衬底的步骤; 在生长氮化镓层的衬底的有源区中进行用于形成离子注入层的光致抗蚀剂工艺的步骤; 通过将Si离子注入到由光致抗蚀剂工艺暴露的有源区域形成离子注入层的步骤; 在形成有离子注入层的基板上形成热处理保护层的工序; 在形成热处理保护层之后通过发射红外线和紫外线进行热处理的步骤; 以及去除经热处理的基板的热处理保护层的步骤。在基板的热处理中，发射紫外线以提高注入到基板中的离子的活化效率，从而提高器件制造工艺的器件特性和生产率。

45. 发明授权

KR101415139B1 저전압 ULC-TVS 반도체 소자 및 그 제조방법 有权
标题翻译：低电压ULC-TVS器件和制造方法
公开(公告)号：KR101415139B1
公开(公告)日：2014-07-04
申请号：KR1020130036436
申请日：2013-04-03
申请人： 주식회사 시지트로닉스
发明人： 조덕호 , 심규환
IPC分类号： H01L27/00 , H01L21/77
CPC分类号： H01L27/0255
摘要： The present invention relates to a low-voltage ULC-TVS semiconductor comprising a substrate; a diffusion preventing layer and a first epi layer which are successively formed on the substrate; an ion injecting layer which is formed by injecting high-concentration impurities which are an opposite type to the first epi layer by corresponding to a predetermined area in which a down steering diode (DSD) and a zener diode are formed on the first epi layer; a second epi layer which is formed on the first epi layer; a type change layer which is formed by injecting impurities which are an opposite type of the second epi layer to an area in which the DSD and an upper steering diode (USD) of the second epi layer are arranged; a plurality of trenches which is formed to be electrically separated between the DSD and the USD; an insulating film which comprises a contact window on an oxide film after growing the oxide film on an output; and a metal wiring which is formed on the insulating film to be conducted to the DSD and the USD on the insulating film. The present invention is provided to form a bonding structure in which the diffusion preventing layer is inserted when a plurality of semiconductor epi layers is grown and sharply control a bonding side, thereby accurately controlling the breakdown voltage of the semiconductor.
摘要翻译：本发明涉及包括基板的低压ULC-TVS半导体; 在基板上依次形成扩散防止层和第一外延层; 通过对应于在第一外延层上形成下转向二极管（DSD）和齐纳二极管的预定区域，将与第一外延层相反的高浓度杂质注入到离子注入层中; 形成在第一外延层上的第二外延层; 通过将与第二外延层相反的杂质的杂质注入到配置有第二外延层的DSD和上转向二极管（USD）的区域而形成的类型改变层; 形成为在DSD和USD之间电隔离的多个沟槽; 绝缘膜，其在输出上生长氧化膜之后包括在氧化物膜上的接触窗口; 以及形成在绝缘膜上以在绝缘膜上传导到DSD和USD的金属布线。提供本发明以形成当生长多个半导体外延层时扩散防止层被插入的接合结构，并且急剧地控制接合侧，从而精确地控制半导体的击穿电压。

46. 发明授权

KR101405511B1 애벌런치 성능이 강화된 고전압 고속회복다이오드(ＨＶ－ＦＲＤ) 및 그 제조 방법 有权
标题翻译：具有强雪崩能力的高压FRD的结构和制造方法
公开(公告)号：KR101405511B1
公开(公告)日：2014-06-11
申请号：KR1020120113656
申请日：2012-10-12
申请人： 주식회사 시지트로닉스
发明人： 조덕호 , 심규환
IPC分类号： H01L29/861
CPC分类号： H01L29/872
摘要： 본 발명은 애벌런치(avalanche) 내성을 강화시킨 고전압 고속회복다이오드(High Voltage-Fast Recovery Diode) 소자의 구조 및 그 제조 방법에 관한 것으로서, 고전압 고속회복다이오드(HV-FRD)는 임베디드 플러그(embedded-plug)와 베리드 차단층(buried blocking layer)의 개념을 도입하는 점이 특징이다. 그리고 양방향 구동(bidirectional operation), 및 국부적인 플러그 형성(alternating plug design)과 같은 독특한 동작과 구조를 제공한다. 임베디드 플러그는 직경이 크고 완만한 접합을 형성하도록 하여 항복전압을 높이는 동시에 누설전류를 감소시킨다. 베리드 차단층(BBL)은 임베디드 플러그(EP)와 더불어서 액티브 영역으로 주입되는 운반자의 이동을 제한하여 애벌런치 성능인 E
AS 의 수준을 높이게 된다. 따라서 본 발명의 신소자 구조는 EP와 BBL를 도입하여 운반자 주입과 같은 전도현상이 액티브 영역에서 대부분 제어되도록 제한하여 E
AS (Avalanche Energy)가 큰 고전압 고속회복다이오드(HV-FRD)를 비롯하여 PIN, Zener, 혹은 TVS 다이오드 반도체 소자를 제작하는데 이용할 수 있다.

47. 发明授权

KR101381056B1 Ⅲ-질화계 에피층이 성장된 반도체 기판 및 그 방법 有权
标题翻译：在基板和半导体基板上的基于III-NITRIDE的EPI的生长方法
公开(公告)号：KR101381056B1
公开(公告)日：2014-04-14
申请号：KR1020120137385
申请日：2012-11-29
申请人： 전북대학교산학협력단 , 주식회사 시지트로닉스
发明人： 심규환 , 조덕호 , 최철종 , 길연호 , 양현덕
IPC分类号： H01L21/20
摘要： A semiconductor substrate where a III-nitride-based epi layer is grown according to the present invention includes a substrate; a transfer layer which is formed on the substrate and molten at a preset temperature; a buffer layer which is formed on the transfer layer; and a III-nitride-based epi layer which is made of a III-nitride-based material and formed on the buffer layer. According to the present invention, provided can be a semiconductor substrate where a III-nitride-based epi layer which can solve a stress due to the lattice mismatch and the mismatch of coefficient of thermal expansion of the III-nitride-based epi layer and the semiconductor substrate by forming the transfer layer between the III-nitride-based epi layer and a semiconductor substrate and using melting properties, and a method thereof.
摘要翻译：根据本发明生长III族氮化物的外延层的半导体衬底包括衬底; 形成在基板上并在预定温度下熔融的转印层; 形成在转印层上的缓冲层; 以及由III族氮化物系材料制成并形成在缓冲层上的III族氮化物系外延层。根据本发明，可以提供一种半导体基板，其中可以解决由于晶格失配引起的应力和III族氮化物基外延层的热膨胀系数的失配的III族氮化物系外延层半导体衬底，其通过在III族氮化物基外延层和半导体衬底之间形成转移层并使用熔融特性及其方法。

48. 发明公开

KR1020130091871A 실리콘 기판상에 Ⅲ-질화계 에피층을 성장하는 방법 및 그 반도체 기판 有权
标题翻译：在基板和半导体基板上的基于III-NITRIDE的EPI的生长方法
公开(公告)号：KR1020130091871A
公开(公告)日：2013-08-20
申请号：KR1020120013162
申请日：2012-02-09
申请人： 전북대학교산학협력단 , 주식회사 시지트로닉스
发明人： 심규환 , 양전욱 , 최철종 , 길연호 , 양현덕 , 홍웅기 , 조덕호
IPC分类号： H01L21/20
摘要： PURPOSE: A method for growing a III-nitride-based epi layer on a Si substrate and a semiconductor substrate thereof are provided to obtain the thermal stability of high power by using an excellent heat conduction property. CONSTITUTION: A silicon germanium epi layer (102) is grown on a silicon substrate (101). The silicon germanium epi layer is formed by injecting a high concentration impurity. A III-nitride-based epi layer (103) is grown on the silicon germanium epi layer. The silicon germanium epi layer is a Si/SiGe/Si structure. The silicon germanium epi layer includes a cap-silicon epi layer and a seed-silicon epi layer.
摘要翻译：目的：提供一种在Si衬底及其半导体衬底上生长III族氮化物的外延层的方法，以通过使用优异的导热性获得高功率的热稳定性。构成：在硅衬底（101）上生长硅锗外延层（102）。通过注入高浓度杂质形成硅锗外延层。在硅锗外延层上生长III族氮化物基外延层（103）。硅锗外延层是Si / SiGe / Si结构。硅锗外延层包括盖硅外延层和种子硅外延层。

49. 发明授权

KR101041752B1 다단형 구조의 반도체 필터 및 그 제조방법 有权
标题翻译：多级结构的半导体滤波器及其制造方法
公开(公告)号：KR101041752B1
公开(公告)日：2011-06-17
申请号：KR1020110010052
申请日：2011-02-01
申请人： 주식회사 시지트로닉스
发明人： 심규환 , 조덕호
IPC分类号： H01L27/04
摘要： PURPOSE: A semiconductor filter with a multi-staged structure and a method for manufacturing the same are provided to improve the electrostatic discharge, electric fast transient, and surge resistance voltage performance and the stability by absorbing excessive electrical impacts using a transient voltage suppressor(TVS) device. CONSTITUTION: TVS devices(103a, 103b, 103c) are formed on a substrate(101) as an epi layer(102). The TVS devices move to one direction or both directions. A passive device is in connection with the TVS devices using a metal wiring. The passive device is based on a silicon thin film or a metal thin film. A plug is formed at the lower substrate region of the passive device in order to reduce the loss due to the interference between the substrate and the passive device.
摘要翻译：目的：提供一种具有多级结构的半导体滤波器及其制造方法，以通过使用瞬态电压抑制器（TVS）吸收过多的电气冲击来改善静电放电，电快速瞬变和浪涌电压电压性能以及稳定性）设备。构成：TVS装置（103a，103b，103c）形成在作为外延层（102）的基板（101）上。 TVS设备向一个方向或两个方向移动。无源设备与使用金属布线的TVS设备连接。无源器件基于硅薄膜或金属薄膜。在无源器件的下基板区域处形成插头，以便减少由于衬底和无源器件之间的干扰而引起的损耗。

50. 发明授权

KR100970923B1 반도체 필터 디바이스 및 그의 제조방법 失效
标题翻译：半导体滤波器器件及其制造方法
公开(公告)号：KR100970923B1
公开(公告)日：2010-07-16
申请号：KR1020090133591
申请日：2009-12-30
申请人： 주식회사 시지트로닉스
发明人： 조덕호 , 최상식 , 심규환
IPC分类号： H01L23/60
CPC分类号： H01L27/0262 , H01L21/2205 , H01L27/0288
摘要： PURPOSE: A semiconductor filter device and a method for fabricating the same are provided to obtain superior attenuation effect under a high frequency by forming coupling passive devices at an adjacent position to a passive device. CONSTITUTION: A pair of zener semiconductor devices(410) are formed on the upper side of a substrate. A passive device(406) interconnects the zener semiconductor devices. A transient voltage suppressor(TVS) zener device layer is formed on the substrate. The TVS zener device is composed of an epi region(402). Coupling passive devices opposed to each other based on the passive device.
摘要翻译：目的：提供一种半导体滤波器件及其制造方法，通过在无源器件的相邻位置处形成耦合无源器件，在高频下获得优异的衰减效果。构成：在衬底的上侧形成一对齐纳二极管器件（410）。无源器件（406）将齐纳二极管器件互连。在基板上形成瞬态电压抑制器（TVS）齐纳器件层。 TVS齐纳装置由外围区域（402）组成。基于无源器件耦合彼此相对的无源器件。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式