专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

41. 发明公开

KR1020010041638A 프로그램 가능 디지타이저 无效
标题翻译：可编程数字化仪
公开(公告)号：KR1020010041638A
公开(公告)日：2001-05-25
申请号：KR1020007009837
申请日：1999-04-20
申请人： 크레던스 시스템스 코포레이션
发明人： 슬리진스키로만에이. , 레이놀즈데이비드디. , 딘테만브리안제이. , 베델다니엘제이.
IPC分类号： H03M1/12
CPC分类号： H03M1/1245
摘要： 본발명에따른디지타이저는아날로그신호(ANALOG)를트리거신호세트(TRIGIN, TRIGOUT)에응답하여결정되는복합주파수패턴으로디지타이징하기위해프로그램될수 있다. 상기디지타이저는한 세트의데이터패킷을저장하는어드레스지정가능패킷메모리(18)를포함하고, 어드레스가지정될경우출력으로저장된데이터패킷중 하나를생성한다. 상기출력데이터패킷은구간(PERIOD)과모드데이터(MODE) 필드를모두포함한다. 상기디지타이저는또한패킷메모리의구간데이터출력에의해제어되는주파수에서아날로그신호(ANALOG)를디지타이징하기위한아날로그-디지털변환기(12)를포함한다. 상기패킷메모리의모드데이터출력(MODE)은트리거로직회로(20)에다음패킷메모리어드레스를선택하는방법을알려주고, 트리거신호중 하나를선택하여패킷메모리어드레스가변경될경우디지타이징주파수가대체되도록한다.

42. 发明公开

KR1020010023102A 다중 주기 발생기를 구비하는 집적 회로 테스터 失效
标题翻译：带多周期发生器的集成电路测试仪
公开(公告)号：KR1020010023102A
公开(公告)日：2001-03-26
申请号：KR1020007001724
申请日：1998-08-20
申请人： 크레던스 시스템스 코포레이션
发明人： 알킨브라이언제이.
IPC分类号： G01R31/28
CPC分类号： G01R31/31922
摘要： 집적회로테스터는패턴발생기(22), 메인및 보조주기발생기(20(1), 20(2)), 및테스터채널의집합(CH(1)...CH(N))을포함하고, 하나의채널은집적회로 DUT의각 단자에대응된다. 테스트는일련의메인테스트사이클로편성되고, 각사이클은둘 이상의보조테스트사이클로분리된다. 메인주기발생기(20(1))는메인테스트사이클각각의시작을나타내고, 보조주기발생기(20(2))는보조테스트사이클각각의시작을나타낸다. 각테스터채널은메인주기발생기또는보조주기발생기중 어느하나에대응되도록프로그램된다. 각각의메인테스트사이클시작시, 패턴발생기는 DUT 단자에서실행될테스트활동을나타내는데이터를각 테스터채널에게공급하고, 그활동이실행될테스트사이클의시작에관련되는시간을나타낸다. 메인주기발생기에대응되도록프로그램되는각 테스터채널은메인테스트사이클중에표시된시간에서한번표시된테스트활동을실행한다. 보조주기발생기에대응되도록프로그램된각 테스터채널은메인테스트사이클에의해연장된각각연속적인보조테스트사이클중에표시된시간에서표시된테스트활동을반복한다.

43. 发明公开

KR1020010022491A 온도에 의해 유도되는 집적 회로의 지연 변동을 보상하기위한 시스템 失效
标题翻译：用于补偿集成电路中温度引起的延迟变化的系统
公开(公告)号：KR1020010022491A
公开(公告)日：2001-03-15
申请号：KR1020007001077
申请日：1998-07-21
申请人： 크레던스 시스템스 코포레이션
发明人： 질렛게리시.
IPC分类号： H03H11/26
CPC分类号： H03K19/00384 , H03K19/00323
摘要： 지연보상회로는온도변화에의해 IC 신호경로지연이영향받지않도록 IC의전원전압을적당하게조정함으로써감지된 CMOS 집적회로(IC; 10)의동작온도변화에응답한다. 지연보상회로는온도에민감한 IC 내에포함된다이오드(16) 양단의전압을모니터함으로써온도변화를감지하고, 전원전압(V+ V(T)를다이오드전압의적당하게조정된선형함수로생성한다.

44. 发明公开

KR1020010021778A 논리 회로의 열 드리프트 보상 방법 및 장치 失效
标题翻译：用于补偿逻辑电路的热漂移的方法和设备
公开(公告)号：KR1020010021778A
公开(公告)日：2001-03-15
申请号：KR1020007000341
申请日：1998-06-26
申请人： 크레던스 시스템스 코포레이션
发明人： 밴더슈트헨스크리스토퍼 , 와슨티모시엠.
IPC分类号： H03H11/26
CPC分类号： H03L7/0805 , H03K5/13 , H03K5/131 , H03L7/0997 , H03L7/181
摘要： 입력 CLOCK 신호에응답하여온도의존지연후에논리회로(12)에의해생성된출력신호(OUT1)의열 드리프트를보상하는본 발명의시스템은가변지연회로(14), 발진기(26) 및디지털위상고정제어기(28)를포함한다. 상기지연회로(14)는 OUT1을입력 CONTROL 데이터에의해제어되는가변지연만큼지연시켜보상된출력신호(OUT2)를생성한다. 발진기(26)는논리회로(12)의온도의존지연및 가변지연회로(14)의지연의합에실질적으로비례하는입력 CONTROL 데이터에의해또한제어되는주기를가지는출력신호(OSC_OUT)를생성한다. 디지털위상고정제어기(28)는 OSC_OUT 신호의주기를계속모니터링하고상기 CONTROL 데이터를조정하여 OSC_OUT 신호의주기를실질적으로일정하게유지한다. 이것은 CLOCK 신호와 OUT2 사이의지연이논리회로(12) 지연의온도의존변동에관계없이일정하도록유지되는것을보장한다.

45. 发明公开

KR1020010020354A 집적 회로 테스터를 위한 가상 채널 데이터 분산 시스템 失效
标题翻译：集成电路测试仪的虚拟通道数据分配系统
公开(公告)号：KR1020010020354A
公开(公告)日：2001-03-15
申请号：KR1019997009973
申请日：1998-04-27
申请人： 크레던스 시스템스 코포레이션
发明人： 일레스그레고리 , 스카라케네스엘. , 모리스리차드비. , 챔폭스듀안에이.
IPC分类号： G06F13/00
摘要： 집적회로 테스터(10)는 디바이스 언더 테스트(11)의 각각의 단자(27)를 위한 노드(24)를 포함한다. 각 노드(24)는 디바이스 단자(25)에서 테스트 동작을 실행하는 핀 전자 회로(32)와 상기 테스트 동작을 제어하기 위한 상기 로컬 핀 전자 회로(32)로 시퀀스(sequence)를 공급하기 위한 벡터 메모리 시스템(28)을 포함한다. 테스터를 포로그램하기 위해(to program the tester), 호스트 컴퓨터는 공통 버스(common bus)를 통해 각 벡터 메모리 시스템으로 적당한 벡터 셋트를 전송한다(transmit). 상기 벡터 메모리 시스템으로 벡터를 전송하기 전에, 호스트 컴퓨터는 하나 이상의 "가상채널(virtual channel)"을 할당하는 제어 데이터로서 각각 상기 벡터를 전송한다. 그러므로 동일한 벡터 셋트를 수신하는 모든 벡터 메모리 시스템은 동일한 가상 채널에 할당된다. 또한, 버스 상에 각 벡터 셋트를 전송하기 전에, 호스트 컴퓨터는 액티브로 하나의 가상 채널을 지정하는(designating) 모든 벡터 메모리 시스템으로 부가적인 제어 데이터(additional control data)를 동보한다. 그 후 액티브 가상 채널에 할당된 상기 벡터 메모리 시스템만이 전송된 벡터 셋트를 채택한다. 그래서 하나 이상의 벡터 메모리 시스템이 제어하는 핀 전자 회로가 동일한 테스트 동작을 실행할 경우 호스트 컴퓨터는 상기 벡터 메모리 시스템으로 동일한 벡터 셋트를 동시에 기록할 수 있다.

46. 发明公开

KR1020000010609A 디지털논리회로의논리및누설전류시험장치 失效
标题翻译：用于在数字逻辑电路上执行逻辑和漏电流测试的装置
公开(公告)号：KR1020000010609A
公开(公告)日：2000-02-15
申请号：KR1019980708499
申请日：1997-01-17
申请人： 크레던스 시스템스 코포레이션
发明人： 밀러찰스에이.
IPC分类号： G01R31/28
CPC分类号： G01R31/3004 , G01R31/31924
摘要： PURPOSE: An apparatus for performing logic and leakage current tests on a logic circuit device under test (DUT) is disclosed. CONSTITUTION: The apparatus includes a local module (14) for each terminal of the DUT. For performing logic tests, each local module has a driver for supplying a logic signal input to the DUT terminal, a comparator (82) for detecting the DUT output at the terminal, and a clamping circuit (22) for limiting the voltage swing at the DUT terminal during the logic test. For performing a leakage current test, each local module (14) includes a source for supplying a parametric signal to the DUT terminal. The voltage the parametric signal produces at the DUT terminal, as detected by the comparator (82) indicates the terminal's leakage current. The parametric signal source (24) and the clamping circuit (22) are connected to the DUT terminal through Schottky diodes (52, 54). During a logic test the parametric signal source(24) is isolated from the DUT terminal by reverse biasing the Schottky diodes linking the parametric signal source (24) to the DUT terminal.
摘要翻译：目的：公开了一种用于在待测逻辑电路器件（DUT）上执行逻辑和漏电流测试的装置。构成：该装置包括用于DUT的每个端子的本地模块（14）。为了执行逻辑测试，每个本地模块具有用于向DUT端子提供逻辑信号输入的驱动器，用于检测端子处的DUT输出的比较器（82）和用于限制在端子处的电压摆幅的钳位电路（22） DUT端子在逻辑测试期间。为了执行泄漏电流测试，每个本地模块（14）包括用于向DUT终端提供参数信号的源。由比较器（82）检测的参量信号在DUT端产生的电压表示端子的漏电流。参数信号源（24）和钳位电路（22）通过肖特基二极管（52,54）连接到DUT端子。在逻辑测试期间，通过将连接参数信号源（24）的肖特基二极管与DUT端子反向偏置，参数信号源（24）与DUT端子隔离。

47. 发明公开

KR1019990067277A 클록신호분배시스템 失效
公开(公告)号：KR1019990067277A
公开(公告)日：1999-08-16
申请号：KR1019980703248
申请日：1996-12-10
申请人： 크레던스 시스템스 코포레이션
发明人： 밀러찰스에이. , 베델다니엘제이.
IPC分类号： H04L7/00
摘要： 동기화된 클록 신호를 분배하는 시스템(10)은 하나의 세트의 공간적으로 분산된 디스큐 단(16(1)-16(N))을 포함한다. 각 단은 조정 가능한 제1 및 제2 지연 회로(20A(1),20B(1)) 및 위상 동기 루프 콘트롤러(22)를 정합한다. 여러 쌍의 전송선(18A, 18B)을 정합하는 것은 세트의 연속적인 단을 상호연결한다. 각 쌍의 하나의 전송선(18A)은 각 단의 제1 지연 회로(20A)의 출력을 세트의 다음 단의 제1 지연 회로(20)의 입력과 연결한다. 상기 쌍의 다른 전송선(18B)은 단의 제2 지연 회로(20B)의 입력은 다음 단의 제1 지연 회로(20A)의 입력과 연결한다. 세트의 제1 단의 제1 지연 회로(20A)가 입력 기준 클록 신호(CLKA)를 수신하면, 기준 클록 신호는 연속적인 각 단의 모든 제1 지연 회로(20A)를 통해 전파된다.

48. 发明授权

KR100636866B1 집적 회로용 자동 평형 열 제어 장치 失效
标题翻译：用于集成电路的自平衡热控制装置
公开(公告)号：KR100636866B1
公开(公告)日：2006-10-19
申请号：KR1020007007597
申请日：1999-01-26
申请人： 크레던스 시스템스 코포레이션
发明人： 한너즈존시.
IPC分类号： H01L23/36
CPC分类号： H01L23/467 , H01L23/34 , H01L23/3672 , H01L23/3735 , H01L2924/0002 , H01L2924/00
摘要： 집적 회로(IC)용 자동 평형 열 제어 장치는 열변형 핀 또는 베인(22)에 부착된 방열판(14, 16)을 포함한다. IC가 발산하는 열이 상승되는 경우, 핀 또는 베인의 온도 또한 상승되며, IC로부터 열이 제거되는 속도를 증대시키는 방법으로 그 형상이 변한다.
집적 회로용 열 전달 장치, 핀, 열 전도체, 베인, 방열판, 열 제어 장치의 제조 방법, 집적 회로 장치용 온도 제어 방법, 집적 회로 장치용 온도 제어 시스템, 집적 회로용 온도 조절 장치, 바이메탈.

49. 发明授权

KR100634992B1 집적회로 테스터를 제어하는 명령 처리 패턴 발생기 失效
标题翻译：控制集成电路测试仪的指令处理模式发生器
公开(公告)号：KR100634992B1
公开(公告)日：2006-10-17
申请号：KR1020017004799
申请日：1999-10-25
申请人： 크레던스 시스템스 코포레이션
发明人： 그루오디스앨지르다스조셉 , 커그린필립데오도르
IPC分类号： G01R31/28
摘要： 본 발명의 집적회로 테스터용 패턴 발생기(23)는 주소 지정가능한 명령(INST)을 기억하고 명령 발생기에 입력으로서 공급된 어드레스(ADDR)에 의하여 주소 지정될 때 각각의 명령을 판독하는 명령 메모리(22)를 포함한다. 명령 프로세서(20)는 명령 메모리(22)로부터 판독된 각각의 명령을 수신하고 명령 메모리(22)가 다음 명령을 판독하도록 명령 메모리(22)에 입력된 어드레스를 수신된 명령에 따라 변경시킨다. 일반적인 복귀 어드레스 스택을 포함하는 명령 프로세서(20)는 일반적인 어드레스 증가, 호출 및 복귀 명령을 실행할 수 있다. 또한 명령 프로세서(20)는 새로운 복귀 어드레스를 생성하도록 자신의 현재 어드레스 출력을 증가시키고, 자신의 어드레스 출력을 스택에 미리 기억된 복귀 어드레스값으로 설정하고, 기억된 복귀 어드레스를 스택으로부터 팝핑하고, 새로운 복귀 어드레스를 스택 상으로 밀어 넣음으로써 임시적인 복귀 명령(TEMP)을 실행할 수 있다. 임시적인 복귀 명령으로 인하여 명령 프로그램 플로가 메인 프로그램과 호출된 서브루틴 사이를 앞뒤로 통과할 수 있다.
집적회로 테스터용 패턴 발생기, 명령 메모리, 명령 프로세서, 복귀 어드레스 스택

50. 发明授权

KR100634991B1 디스크 기반 데이터 스트리밍을 구비한 집적 회로 시험기 失效
标题翻译：集成电路测试仪与基于盘的数据流
公开(公告)号：KR100634991B1
公开(公告)日：2006-10-17
申请号：KR1020017004134
申请日：1999-10-25
申请人： 크레던스 시스템스 코포레이션
发明人： 왓슨힐
IPC分类号： G01R31/28
摘要： 집적 회로 시험기(10)는 시험기 채널 각각이 IC 소자(14)의 개별 단자에서 시험 동작을 수행하는 시험기 채널 세트(CH(1) 내지 CH(N))와 시험 동안 시험기 채널(CH(1) 내지 CH(N))에 대한 스캔 또는 프로그래밍 데이터를 판독하는 분리 가능한 디스크를 갖는 디스크 드라이브를 포함한다. 각 시험기 채널은 명령 세트를 저장하는 명령 메모리(30)를 포함하고, 시험 동안 명령 메모리에 저장된 명령을 실행한다. 명령의 일부는 다음 시험 사이클 동안 DUT 단자에서 시험기 채널이 수행해야 할 특정 시험 동작을 직접 지시하는 벡터 데이터를 포함한다. 명령의 나머지는 디스크 드라이브(20)에서 판독할 때 일련의 데이터 비트 중 특정 N비트를 수신하여 일련의 N 데이터 비트 중 하나에 대응하는 상태가 나타내는 각각의 다음 N 시험 사이클 동안 동작을 수행하라고 시험기 채널에 지시한다.
디스크드라이브, 시스템클럭, 스캔, 채널, 상태머신, 포맷팅회로, 핀전자회로, 타이밍회로, 계수기, 연산코드, 피연산자

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式