专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

31. 发明授权

KR100780765B1 반도체 장치 有权
标题翻译：半导体器件
公开(公告)号：KR100780765B1
公开(公告)日：2007-11-30
申请号：KR1020050132471
申请日：2005-12-28
申请人： 에스케이하이닉스 주식회사
发明人： 구기봉
IPC分类号： G11C29/00 , G11C7/22
CPC分类号： H03K5/133 , H03K5/135 , H03K2005/00071 , H03K2005/00091
摘要： 본 발명은 퓨즈를 포함하고 퓨즈의 컷팅여부에 따라 그 레벨이 결정되는 제 1 퓨즈신호를 각각 출력하는 복수의 제 1 퓨즈부와; 상기 복수의 제 1 퓨즈신호를 입력받아 이를 디코딩하여 복수의 제 1 제어신호를 출력하는 제 1 디코더와; 상기 복수의 제 1 제어신호에 응답하여 소정 제 1 전기신호의 타이밍을 조절하는 제 1 지연부와; 상기 복수의 제 1 퓨즈신호를 입력받아 이를 디코딩하여 복수의 제 2 제어신호를 출력하는 제 2 디코더와; 상기 복수의 제 2 제어신호에 응답하여 소정 제 2 전기신호의 타이밍을 조절하는 제 2 지연부와; 퓨즈를 포함하고 퓨즈의 컷팅여부에 따라 그 레벨이 결정되는 제 2 퓨즈신호를 각각 출력하는 복수의 제 2 퓨즈부와; 상기 복수의 제 2 퓨즈신호를 입력받아 이를 디코딩하여 복수의 제 3 제어신호를 출력하는 제 3 디코더를 포함하여 구성되되, 상기 제 1 지연부와 제 2 지연부는 상기 복수의 제 3 제어신호 중 어느 하나의 신호에 각각 응답하여 인에이블 여부가 결정되는 반도체 장치에 관한 것이다.
반도체 장치, 퓨즈부, 디코더

32. 发明公开

KR1020070005814A 발진기 및 그 보상 방법 有权
标题翻译：振荡器及其补偿方法
公开(公告)号：KR1020070005814A
公开(公告)日：2007-01-10
申请号：KR1020050060836
申请日：2005-07-06
申请人： 삼성전자주식회사
发明人： 김지현 , 이강진
IPC分类号： H03B5/04 , H03B5/08
CPC分类号： H03L1/00 , H03K3/0231 , H03K2005/00071 , H03L1/026
摘要： An oscillator and a method for compensation thereof are provided to perform oscillation by setting capacitance of a capacitor part according to the present state on the ground of capacitance data of an ideal capacitor part according to the variation of temperature and power supply voltage. An oscillator(100) includes a data storing part(150). An oscillation part(120) outputs an oscillation signal varying according to a control code inputted from the outside. A control part(160) finds out a control code for outputting a target oscillation signal by inputting a number of control codes to the oscillation part under an environmental condition, and stores a plurality of condition codes in the data storing part in correspondence to the condition codes indicating the environmental condition, and calculates a control code corresponding to the present condition using the stored condition codes and the corresponding control code, and then inputs the calculated control code into the oscillation part.
摘要翻译：根据温度和电源电压的变化，设置振荡器及其补偿方法，以根据理想电容器部分的电容数据为基础，根据当前状态设置电容器部分的电容来进行振荡。振荡器（100）包括数据存储部（150）。振荡部（120）输出根据从外部输入的控制码变化的振荡信号。控制部分（160）通过在环境条件下向振荡部分输入多个控制代码，找出用于输出目标振荡信号的控制代码，并且将数据存储部分中的多个条件代码存储在条件指示环境条件的代码，并且使用存储的条件代码和相应的控制代码来计算与当前条件相对应的控制代码，然后将计算出的控制代码输入到振荡部分。

33. 发明公开

KR1020060091523A 공정산포,전압 및 온도에 덜민감한 저항-커패시터 발진회로 失效
标题翻译： RC振荡器无法处理偏差，电压和温度
公开(公告)号：KR1020060091523A
公开(公告)日：2006-08-21
申请号：KR1020050012443
申请日：2005-02-15
申请人： 삼성전자주식회사
发明人： 박창현 , 윤홍근
IPC分类号： H03B5/08
CPC分类号： H03K3/353 , H03J2200/10 , H03K3/011 , H03K2005/00045 , H03K2005/00071
摘要： 공정산포, 전압 및 온도에 덜 민감한 저항-커패시터 발진회로가 개시된다. 본 발명에 따른 저항-커패시터 발진회로는 지연부, 커패시터, 저항 소자 및 제 1 제어부를 구비한다. 지연부는 입력단으로 입력되는 신호를 지연시켜 출력한다. 저항부는 상기 지연부의 입력단과 제 1노드 사이에 연결된다. 커패시터는 상기 지연부의 출력단과 상기 제 1 노드 사이에 연결된다. 저항 소자는 상기 지연부의 입력단과 출력 노드 사이에 연결된다. 제 1 제어부는 상기 지연부의 출력단과 상기 출력 노드 사이에 연결된다. 상기 출력 노드를 통하여 주파수 신호가 발생된다. 상기 지연부는 직렬 연결되는 제 1및 제 2 인버터들을 구비하며, 상기 제 1 인버터의 문턱 전압은 공급 전압의 1/2이다. 상기 제1인버터 및 제2인버터의 지연시간은 상기 저항 소자 및 상기 커패시터에 의해서 결정되는 시정수보다 작다. 트랜스미션 게이트가 추가된 저항-커패시터 발진회로는 제조 공정, 온도 및 전압에 덜 민감한 주파수 신호를 발생할 수 있는 장점이 있다. 또한, 출력되는 주파수 신호가 특정 한 기울기를 가지도록 할 수 있는 장점이 있다.

34. 发明授权

KR100600038B1 고 채널밀도를 가진 저비용 ＣＭＯＳ 테스터 有权
标题翻译：低成本CMOS测试仪具有高通道密度
公开(公告)号：KR100600038B1
公开(公告)日：2006-07-13
申请号：KR1020007001210
申请日：1998-07-22
申请人： 테라다인 인코퍼레이티드
发明人： 사르체프로날드에이. , 뭐팅제랄드에프.주니어
IPC分类号： G01R31/319
CPC分类号： H03L7/0805 , G01R31/3191 , G01R31/31922 , H03K5/131 , H03K5/133 , H03K2005/00026 , H03K2005/00065 , H03K2005/00071 , H03K2005/00195 , H03K2005/00208 , H03L7/0812
摘要： 반도체 디바이스에 대한 자동 테스트 장치. 자동 테스트 장치는 전자회로의 수많은 채널을 포함하며, 이 안에는 정확하게 시간조정된 테스트 신호가 발생된다. 비용 및 크기에서의 상당한 이점은 다중 채널을 집적회로 칩 상에 결합함으로써 얻어진다. 타이밍 정확도의 감소없이 이정도 레벨의 집적을 허용하기 우해, 일련의 설계 기술이 사용된다. 이들 기술은, 가드 링 및 가드 층의 사용, 가드 링 및 가드 층에 관련한 회로소자의 배치, 각 채널에 대한 전력 및 그라운드에 대한 분리된 신호 트레이스, 및 필터 커패시터를 가로지르는 전압이 보정 신호를 정의하도록 하는 회로 설계를 포함한다. 공개된 실시예들의 또다른 특징은, 지연변화를 위해 제어될 수 있는 미세 지연소자 설계이며, 교정 특징을 결합한다. 또다른 공개된 특징은, 테스터가 짧은 리파이어 복구시간을 가지도록 하는 회로이다.
반도체 디바이스, 시스템 제어기, 타이밍 발생기, 보간기, 멀티플렉서, 지연라인, 클록, 지연동기루프, 미세지연, 교정 레지스터, 스위치, 차동 버퍼 증폭기, 지연단, 루터회로

35. 发明授权

KR100546215B1 펄스 폭 제어 회로 有权
标题翻译：脉宽控制电路
公开(公告)号：KR100546215B1
公开(公告)日：2006-01-24
申请号：KR1020030088282
申请日：2003-12-05
申请人： 에스케이하이닉스 주식회사
发明人： 박문필
IPC分类号： G11C8/18 , H03K3/017
CPC分类号： G11C7/222 , G11C7/1048 , G11C7/22 , H03K5/05 , H03K5/156 , H03K2005/00071
摘要： 본 발명은 펄스 폭 제어 회로에 관한 것으로, 칩셋(chip set)으로부터 입력된 명령에 따라 동작 주파수에 따른 다수의 CAS 레이턴시(CAS Latency)를 세팅하는 모드 레지스터 셋(Mode Register Set)과, 상기 모드 레지스터 셋에 세팅된 상기 다수의 CAS 레이턴시에 따른 지연 시간을 이용하여 가변적인 폭을 갖는 펄스를 생성하는 펄스 생성 회로로 구성되어 다양한 CAS 레이턴시를 지원하는 고속 동작 그래픽용 DRAM 이외에 고속화되는 DDR2나 DDR3 차세대 범용 DRAM에서 적용할 수 있는 펄스 폭 제어 회로가 제시된다.
yi, 펄스 폭, 모드 레지스터 셋, CAS 레이턴시, 동작 주파수
摘要翻译：脉冲宽度控制电路本发明涉及一种脉冲宽度控制电路，它包括一个模式寄存器组，用于根据从芯片组输入的命令根据操作频率设置多个CAS等待时间，以及脉冲发生电路，用于根据该组中设定的多个CAS等待时间，利用延迟时间产生具有可变宽度的脉冲;高速DDR2或DDR3通用通用提出了一种适用于DRAM的脉宽控制电路。

36. 发明授权

KR100541548B1 대역 확산 클럭 발생회로 및 방법 失效
标题翻译：扩频时钟发生器及其方法
公开(公告)号：KR100541548B1
公开(公告)日：2006-01-11
申请号：KR1020030062863
申请日：2003-09-08
申请人： 삼성전자주식회사
发明人： 김규현 , 정회주
IPC分类号： H03K5/1252
CPC分类号： H04B15/02 , G06F1/08 , H03K5/133 , H03K5/156 , H03K2005/00071 , H04B2215/067
摘要： 본 발명은 대역 확산 클럭 발생회로 및 방법을 공개한다. 이 회로는 고정 클럭신호를 입력하고 코드에 응답하여 고정 클럭신호의 지연 시간을 최소 지연 시간으로부터 최대 지연 시간으로 증가하고 최대 지연시간으로부터 최소 지연 시간으로 감소하는 것을 반복적으로 수행함에 의해서 대역 확산 클럭신호를 발생하는 지연회로, 고정 클럭신호를 분주하여 분주된 클럭신호를 발생하고, 분주된 클럭신호에 응답하여 어드레스 신호를 발생하는 제어회로, 및 어드레스 신호에 해당하는 코드를 저장하는 코드 저장부로 구성되어 있다. 본 발명의 대역 확산 클럭 발생회로는 대역 확산 클럭신호의 주기가 이상적인 주기 변화를 가지도록 미세하고 정확하게 조절하는 것이 가능하다.

37. 发明授权

KR100524165B1 반도체 집적 회로 失效
公开(公告)号：KR100524165B1
公开(公告)日：2005-10-25
申请号：KR1020030024669
申请日：2003-04-18
申请人： 미쓰비시덴키 가부시키가이샤
发明人： 히로타다카노리 , 이시바시아츠히코
IPC分类号： H03L7/08
CPC分类号： H03K5/133 , H03K2005/00071 , H03L7/07 , H03L7/0814 , H03L7/0996
摘要： 복수의 다른 주파수를 입력시키는 클럭 도메인간의 위상 관리를 용이하고 또한 고정밀도로 행하는 반도체 집적 회로를 제공하는 것으로, A 클럭 드라이버(102), B 클럭 드라이버(103), CMOS 버퍼 회로(119)에서의 클럭의 지연값을, 각각 Ta, Tb, Td라고 하면, 선택기 회로(114, 115, 116)의 단자 "0"이 선택되어 있을 때에는 레지스터 회로(117)에는 지연값 Ta-Td가 기억되고, 단자 "1"로 전환하면 레지스터 회로(118)에는 지연값 Ta-Td-Tb가 기억됨에 따라, CMOS 버퍼 회로(119)의 지연값을 설정하는 것에 의해 A 클럭 드라이버(102)와 B 클럭 드라이버(103)의 위상차를 설정할 수 있다.

38. 发明授权

KR100511844B1 교정가능한 지연을 가지는 프로그래머블 지연 회로 失效
标题翻译：具有可校准延时的可编程延迟电路
公开(公告)号：KR100511844B1
公开(公告)日：2005-09-05
申请号：KR1019997011778
申请日：1998-06-02
申请人： 크레던스 시스템스 코포레이션
发明人： 아르킨브라이언제이.
IPC分类号： H03H11/26
CPC分类号： H03K5/135 , H03K5/131 , H03K2005/00071
摘要： 프로그래머블 지연 회로(10)는 INPUT 신호의 뒤를 이어 입력 지연 선택 데이터에 의해 선택된 지연으로 지연된 OUTPUT 신호를 생성한다. 지연 회로는 태핑된 지연 라인, 멀티플렉서, 지연 조정 단, 및 프로그래머블 인코더를 포함한다. 지연 라인(12)은 N개의 출력 TAP 신호를 생성하기 위해 INPUT(12) 신호를 연속적으로 지연시키는 직렬로 연결된 N개의 지연 소자 세트를 포함한다. 멀티플렉서는 선택된 TAP 신호를 지연 조정 단(22)으로 전달한다. 지연 조정 단은 선택된 TAP 신호를 지연시켜 OUTPUT 신호를 생성한다. 프로그래머블 인코더(38)는 입력 지연 선택 데이터를 부호화하여 멀티플렉서를 제어하고 지연 조정 단의 지연을 조정하기 위한 신호를 제공한다. 인코더가 각 개별적인 지연 선택 데이터를 부호화하는 방식을 조정할 수 있으므로, N개의 선택가능한 지연의 각각을 개별적으로 조정할 수 있다.

39. 发明公开

KR1020010053677A 프로그램 가능한 지연회로 无效
标题翻译：可编程延时电路
公开(公告)号：KR1020010053677A
公开(公告)日：2001-07-02
申请号：KR1019990054142
申请日：1999-12-01
申请人： 매그나칩 반도체 유한회사
发明人： 이재연
IPC分类号： H03K5/131
CPC分类号： H03K5/131 , H03K5/133 , H03K2005/00071
摘要： PURPOSE: A programmable delay circuit is provided to save the cost and time also in case of modifying the value of delay and to control the delay time by controlling the serial connected resistance and the parallel connected capacitor value with programming the resistance for gaining the delay value, which a user wants, and the value of the capacitor. CONSTITUTION: The programmable delay circuit includes a resistance register portion(100), a capacitor register portion(200), a resistance decoder portion(300), a capacitor decoder portion(400) and a delay circuit portion(500). The resistance register portion(100) stores the appointed resistance value. The capacitor register portion(200) stores the appointed capacitor value. The resistance decoder portion(300) decodes the value stored in the resistance register portion(100). The delay circuit portion(500) controls the signal delay time by that the resistance value and the capacitor value are controlled by the signal output in the resistance decoder portion(300) and the capacitor decoder portion(400).
摘要翻译：目的：提供可编程延迟电路，以便在修改延迟值的情况下节省成本和时间，并通过控制串联电阻和并联电容值来控制延迟时间，编程电阻以获得延迟值，用户想要的，以及电容器的值。构成：可编程延迟电路包括电阻寄存器部分（100），电容器寄存器部分（200），电阻解码器部分（300），电容器解码器部分（400）和延迟电路部分（500）。电阻寄存器部分（100）存储指定的电阻值。电容器寄存器部分（200）存储指定的电容器值。电阻解码器部分（300）解码存储在电阻寄存器部分（100）中的值。延迟电路部分（500）通过在电阻解码器部分（300）和电容器解码器部分（400）中输出的信号来控制电阻值和电容器值来控制信号延迟时间。

40. 发明公开

KR1020010013763A 교정가능한 지연을 가지는 프로그래머블 지연 회로 失效
标题翻译：具有可校正延迟的可编程延迟电路
公开(公告)号：KR1020010013763A
公开(公告)日：2001-02-26
申请号：KR1019997011778
申请日：1998-06-02
申请人： 크레던스 시스템스 코포레이션
发明人： 아르킨브라이언제이.
IPC分类号： H03H11/26
CPC分类号： H03K5/135 , H03K5/131 , H03K2005/00071
摘要： 프로그래머블지연회로(10)는 INPUT 신호의뒤를이어입력지연선택데이터에의해선택된지연으로지연된 OUTPUT 신호를생성한다. 지연회로는태핑된지연라인, 멀티플렉서, 지연조정단, 및프로그래머블인코더를포함한다. 지연라인(12)은 N개의출력 TAP 신호를생성하기위해 INPUT(12) 신호를연속적으로지연시키는직렬로연결된 N개의지연소자세트를포함한다. 멀티플렉서는선택된 TAP 신호를지연조정단(22)으로전달한다. 지연조정단은선택된 TAP 신호를지연시켜 OUTPUT 신호를생성한다. 프로그래머블인코더(38)는입력지연선택데이터를부호화하여멀티플렉서를제어하고지연조정단의지연을조정하기위한신호를제공한다. 인코더가각 개별적인지연선택데이터를부호화하는방식을조정할수 있으므로, N개의선택가능한지연의각각을개별적으로조정할수 있다.
摘要翻译：可编程延迟电路10产生输出延迟选择数据跟随在INPUT信号之后所延迟的OUTPUT信号。延迟电路包括抽头延迟线，多路复用器，延迟调整级和可编程编码器。延迟线12包括串联耦合的一组N个延迟元件，以顺序地延迟INPUT 12信号以产生N个输出TAP信号。多路复用器将所选择的TAP信号传递到延迟调整级22。延迟调整阶段延迟所选择的TAP信号以生成OUTPUT信号。可编程编码器38对输入延迟选择数据进行编码以提供用于控制复用器和用于调整延迟调整级的延迟的信号。编码器可以调整各个延迟选择数据被编码的方式，使得N个可选延迟中的每一个可以被单独地调整。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式