专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

21. 发明授权

KR100928200B1 바이폴라 트랜지스터 기반의 비냉각형 적외선 센서 및 그의제조 방법 有权
标题翻译： 바이폴라트랜지스터기반의비냉각형적외선센서및그의제조방
公开(公告)号：KR100928200B1
公开(公告)日：2009-11-25
申请号：KR1020070110150
申请日：2007-10-31
申请人： 한국전자통신연구원
发明人： 박건식 , 윤용선 , 김보우 , 강진영 , 박종문 , 유성욱
IPC分类号： H01L31/101 , H01L29/70
CPC分类号： G01J5/20 , H01L21/762 , H01L27/1203
摘要： 본 발명은 바이폴라 트랜지스터 기반의 비냉각형 적외선 센서 및 그의 제조 방법에 관한 것으로, 기판; 상기 기판으로부터 부유되도록 형성된 적어도 하나의 바이폴라 트랜지스터; 및 상기 적어도 하나의 바이폴라 트랜지스터의 상측면에 형성된 열 흡수층을 포함하고, 상기 적어도 하나의 바이폴라 트랜지스터 각각은 상기 열 흡수층을 통해 흡수된 열에 따라 출력값을 가변하는 것을 특징으로 하며, 이에 의하여 CMOS 공정과 양립되면서도 보다 우수한 온도 변화 감지 특성을 제공할 수 있다.
적외선 센서, 비냉각형, 바이폴라 트랜지스터
摘要翻译：提供了基于BJT（双极结型晶体管）的非制冷IR传感器及其制造方法。基于BJT的非制冷红外传感器包括：衬底; 至少一个BJT，其被形成为与衬底分离地浮起; 以及形成在所述至少一个BJT的上表面上的吸热层，其中所述BJT根据通过所述吸热层吸收的热量来改变输出值。因此，可以提供一种基于BJT的非制冷IR传感器，其能够通过CMOS兼容工艺来实现并且获得更优异的温度变化检测特性。

22. 发明授权

KR100712078B1 ４방향 게이트에 의해 조절되는 수평형 접합전계효과트랜지스터 失效
标题翻译：由4路门控制的水平连接场效应晶体管
公开(公告)号：KR100712078B1
公开(公告)日：2007-05-02
申请号：KR1020050119222
申请日：2005-12-08
申请人： 한국전자통신연구원
发明人： 박건식 , 박종문 , 유성욱 , 윤용선 , 김상기 , 구진근 , 김보우 , 노광수
IPC分类号： H01L21/335
摘要： 본 발명은 4방향 게이트에 의해 수직방향과 수평방향으로 동시에 공핍영역이 조절되는 수평형 접합전계효과 트랜지스터에 관한 것이다. 본 발명에 따른 수평형 접합전계효과 트랜지스터는 수직방향으로의 공핍을 제어하는 상부 및 하부 게이트와, 수평방향으로의 공핍을 제어하는 측면 게이트를 포함하며, 4방향의 게이트와 직교하는 수평방향으로 전도성 캐리어들이 흐르도록 설계된다. 여기서 측면 게이트는 주된 게이트 역할을 하고, 상부 및 하부 게이트는 보조 게이트 역할을 한다. 본 발명에 의하면, 측면 게이트에서 공정 변화에 따른 채널의 폭 및 캐리어 농도 변화가 심하지 않기 때문에 문턱전압 및 흐르는 전류의 균일도가 우수하며, 온-오프 스위치 특성이 우수한 수평형 접합전계효과 트랜지스터 소자를 구현할 수 있다.
JFET(Junction FET), 수평형(Lateral), 공핍, 수평, 측면, 4방향, 게이트
摘要翻译：本发明涉及一种水平结型场效应晶体管，其中耗尽区通过四路栅极在垂直和水平方向上被同时控制。根据本发明的水平耦合场效应晶体管包括用于控制垂直方向上的耗尽的上和下栅极和用于控制水平方向上的耗尽的侧栅极，运营商被设计为流动。这里，侧门用作主门，并且上门和下门用作辅助门。根据本发明，由于在栅极宽度，并根据工艺变化严重的阈值电压和流过的电流的均匀性优异的信道的载流子浓度，并开闭的术语开关特性实现优异的横向结型场效应晶体管器件可以。

23. 发明公开

KR1020060060202A 자기정렬 공정을 이용한 고집적 ＶＤＭＯＳ 트랜지스터제조 방법 失效
标题翻译：用于制造高密度VDMOS晶体管的自对准工艺
公开(公告)号：KR1020060060202A
公开(公告)日：2006-06-05
申请号：KR1020040099118
申请日：2004-11-30
申请人： 한국전자통신연구원
发明人： 박건식 , 유성욱 , 박종문 , 윤용선 , 배윤규 , 임병원 , 김상기 , 구진근 , 김보우
IPC分类号： H01L29/78 , H01L21/336 , H01L21/28
CPC分类号： H01L29/7802 , H01L21/02068 , H01L21/2253 , H01L21/67075 , H01L29/66719 , H01L29/66818
摘要： 본 발명은 고집적도의 VDMOS(Vertical Diffused Metal Oxide Semiconductor) 트랜지스터를 2번의 포토 마스크 작업으로 제작할 수 있는 단순화된 제조방법에 관한 것이다. 본 발명은 더욱 개량된 자기 정렬 공정을 이용하고, 금속 증착시 발생하는 스텝 커버리지를 이용하여 컨택홀 및 메탈의 마스킹 작업을 생략함으로써 2번의 마스킹 작업만으로 고집적도의 VDMOS를 제작하는 방법을 제공한다.
트랜지스터, 제조 방법, VDMOS, 자기 정렬, 스텝 커버리지

24. 发明公开

KR1020060043957A 반도체 소자의 골드 범프 제조방법 失效
标题翻译：一种半导体元件的制造方法
公开(公告)号：KR1020060043957A
公开(公告)日：2006-05-16
申请号：KR1020040091710
申请日：2004-11-11
申请人： 한국전자통신연구원
发明人： 유성욱 , 박종문 , 박건식 , 윤용선 , 김상기 , 배윤규 , 임병원 , 구진근 , 김보우
IPC分类号： H01L21/60
CPC分类号： H01L24/11 , H01L24/12
摘要： 본 발명은 반도체 소자의 골드 범프 제조방법에 관한 것으로, 기판 상부의 소정 영역에 금속 패드를 형성한 후 상기 금속 패드의 소정 영역이 노출되도록 전체 상부에 보호층을 형성하는 단계와, 노출된 상기 금속 패드 및 상기 보호층의 상부에 소정 두께의 확산 방지층, 접착층 및 포토 레지스트층을 순차적으로 형성하는 단계와, 상기 확산 방지층의 소정 영역이 노출되도록 상기 포토 레지스트층 및 상기 접착층을 순차적으로 제거한 후 상기 결과물의 전체 상부에 씨드 금속층을 형성하는 단계와, 상기 씨드 금속층의 상부에 소정 두께의 골드 범프를 형성한 후 상기 포토 레지스트층의 일부가 노출되도록 상대적으로 두께가 얇은 부분에 형성된 골드 범프와 상기 씨드 금속층을 제거하는 단계와, 상기 접착층이 노출되도록 상기 금속 패드의 상측에 형성된 골드 범프 이외에 형성된 골드 범프, 상기 씨드 금속층 및 상기 포토 레지스트층을 제거한 후 노출된 상기 접착층과 상기 확산 방지층을 순차적으로 제거하는 단계를 포함함으로써, 포토 레지스트층의 들뜸 현상을 억제시킬 수 있으며, 노광 및 현상 과정에서 현상용액에 의한 씨드 금속층의 부식현상으로 범프의 전단강도가 약화되는 문제점을 억제할 수 있는 효과가 있다.
반도체 소자, 골드 범프, 금속 패드, 확산 방지층, 접착층, 씨드 금속층

25. 发明授权

KR100578763B1 티형 게이트의 제조방법 失效
标题翻译： T型门的制作方法
公开(公告)号：KR100578763B1
公开(公告)日：2006-05-12
申请号：KR1020040081397
申请日：2004-10-12
申请人： 한국전자통신연구원
发明人： 박종문 , 박건식 , 유성욱 , 윤용선 , 김상기 , 배윤규 , 임병원 , 구진근 , 김보우
IPC分类号： H01L21/336
CPC分类号： H01L21/28587
摘要： 본 발명은 티형 게이트의 제조방법에 관한 것으로, 보다 상세하게는 전자빔과 광 리소그라피 공정을 이용하여 한 종류의 감광막에서 두 종류의 형상을 형성하고, 소정 두께의 차단막을 형상반전용 상층 감광막과 하층 감광막 사이에 위치되도록 게재함으로써, 화합물 반도체 소자의 제작공정을 용이하게 할 수 있을 뿐만 아니라 제조수율의 향상 및 공정단계의 간략화에 의한 제작비용 절감 효과를 기대할 수 있는 효과가 있다.
화합물 반도체 소자, 티형 게이트, 감광막, 리소그라피

26. 发明授权

KR100523053B1 실리콘게르마늄 이종접합바이폴라소자가 내장된 지능형전력소자 및 그 제조 방법 失效
标题翻译：智能功率器件内置SiGe HBT及其制作方法相同
公开(公告)号：KR100523053B1
公开(公告)日：2005-10-24
申请号：KR1020020067280
申请日：2002-10-31
申请人： 한국전자통신연구원
发明人： 박건식 , 구진근 , 박종문 , 유성욱 , 윤용선 , 백규하 , 김보우
IPC分类号： H01L29/737
摘要： 본 발명은 지능형 전력소자에 관한 것으로, SIMOX 기술을 이용한 SOI 기판상에 SiGe HBT, CMOS 소자, 바이폴라 소자 및 LDMOS 소자를 온칩화하고, SiGe HBT와 CMOS 소자, CMOS 소자와 고내압 바이폴라 소자, 고내압 바이폴라 소자와 nLDMOS 소자 사이는 LOCOS법에 의한 필드산화막 하부의 트렌치에 매립된 TEOS막과 다결정실리콘층에 의해 서로 격리시키므로써 고내압 특성을 갖는 서브미크론급 nLDMOS 소자, 고내압/고전류 특성을 만족시키기 위한 바이폴라 소자, 고속디지털 회로용 CMOS 소자 및 초고속 논리회로 구현을 위한 SiGe HBT를 하나의 SOI 기판에 구현하고, LDMOS 소자에서 드리프트층을 개방형으로 형성하여 드레인전계를 효과적으로 분산시키므로써 100V이상의 고내압 특성을 구현하고, 1.5㎛ 급의 에피층을 이용하여 초고속/고내압 특성을 동시에 만족시키고, 트렌치 격� �기술을 이용하여 집적도를 향상시킨다.

27. 发明公开

KR1020050064565A 반도체 소자의 금속배선 형성방법 无效
标题翻译：在半导体器件中形成金属线的方法
公开(公告)号：KR1020050064565A
公开(公告)日：2005-06-29
申请号：KR1020030096037
申请日：2003-12-24
申请人： 한국전자통신연구원
发明人： 유성욱 , 박건식 , 박종문 , 윤용선 , 김상기 , 김보우 , 구진근
IPC分类号： H01L21/28
摘要： 본 발명은 반도체 구조물 상에 절연층을 형성하고 그 내부에 콘택홀을 형성하고, 그 상부에 티타늄막이 최상층인 배리어막을 형성한 후, 콘택홀 내부 바닥면에 대해 수직으로 질소 이온을 주입하고 열처리를 실시하여 절연층 상부의 티타늄막 표면과 콘택홀 내부 바닥면의 티타늄막 표면을 질화시키고, 콘택홀 측면부는 티타늄이 질화되지 않도록 하는 단계를 포함하는 반도체 소자의 금속배선 형성방법을 제공한다. 이 상부에 특히 알루미늄 같은 금속을 증착하면 질화되지 않은 콘택홀 측벽의 티타늄막상에 증착된 알루미늄막은 젖음 특성이 우수하여 티타늄막을 따라 단선이 되지않고 흘러내리기 때문에 고종횡비의 콘택홀 내부에 빈 곳의 발생이 적은 금속 배선의 매립이 용이하도록 해주는 효과가 있다.

28. 发明公开

KR1020040042131A 전계 방출 소자의 제조 방법 失效
标题翻译：场发射装置的制造方法
公开(公告)号：KR1020040042131A
公开(公告)日：2004-05-20
申请号：KR1020020070288
申请日：2002-11-13
申请人： 한국전자통신연구원
发明人： 박종문 , 박건식 , 유성욱 , 권성구 , 백규하 , 윤용선 , 김보우 , 구진근
IPC分类号： H01J1/30
摘要： PURPOSE: A fabrication method of a field emission device is provided to form a cathode tip by revaporizing a conducting material in case of dry etching process to form a cathode. CONSTITUTION: A fabrication method of a field emission device comprises a step of forming gradually a first conducting layer, a second conducting layer to use a cathode(13a) on a plate(11), a step of forming a mask pattern on the second conducting layer for embodying a cathode shape, a step of etching the second conducting layer of exposing part by using the mask pattern with an etching mask and forming a cathode tip(16) by revaporizing an etched conducting material(13b) at a side wall of the mask pattern and the second conducting layer, a step of forming gradually an insulating layer and a third conducting layer at all top part surface and flattening them by removing the third conducting layer and the insulating layer with a predetermined thickness, and a step of etching an exposed insulating layer with a predetermined depth to expose a part of the cathode tip.
摘要翻译：目的：提供场致发射器件的制造方法，以在干蚀刻工艺的情况下通过再蒸发导电材料形成阴极尖端以形成阴极。构成：场致发射器件的制造方法包括逐渐形成第一导电层的步骤，在板（11）上使用阴极（13a）的第二导电层，在第二导电层上形成掩模图案的步骤用于体现阴极形状的层;通过使用掩模图案用蚀刻掩模蚀刻曝光部分的第二导电层的步骤，并且通过在所述阴极侧壁的侧壁处再蒸发蚀刻的导电材料（13b）形成阴极尖端（16）掩模图案和第二导电层，在所有顶部表面逐渐形成绝缘层和第三导电层并通过以预定厚度去除第三导电层和绝缘层使它们平坦化的步骤，以及蚀刻暴露的绝缘层具有预定的深度以暴露阴极尖端的一部分。

29. 发明公开

KR1020040038379A 실리콘게르마늄 이종접합바이폴라소자가 내장된 지능형전력소자 및 그 제조 방법 失效
标题翻译：具有内置硅锗HBT的智能功率器件及其制造方法
公开(公告)号：KR1020040038379A
公开(公告)日：2004-05-08
申请号：KR1020020067280
申请日：2002-10-31
申请人： 한국전자통신연구원
发明人： 박건식 , 구진근 , 박종문 , 유성욱 , 윤용선 , 백규하 , 김보우
IPC分类号： H01L29/737
摘要： PURPOSE: A smart power device with a built-in silicon germanium HBT(hetero-junction bipolar transistor) is provided to embody a high voltage tolerance greater than 100 voltage by effectively distributing a drain electric filed, to satisfy an ultra high speed and a high voltage tolerance by using an epi layer of 1.5 micro meter class, and to improve integration by using a trench isolation technology. CONSTITUTION: A substrate(31) is prepared in which an oxygen ion implantation layer with an open space is formed between two semiconductor layers. A silicon germanium HBT is formed on the substrate. A CMOS(complementary metal oxide semiconductor) device is formed on the substrate. A bipolar device is formed on the substrate. An LDMOS(lateral double diffused metal oxide semiconductor) device is formed on the substrate.
摘要翻译：目的：通过有效分配漏极电场，提供内置硅锗HBT（异质结双极晶体管）的智能功率器件，以实现大于100的高电压容限，以满足超高速和高速通过使用1.5微米级的外延层进行电压容限，并通过使用沟槽隔离技术改善集成度。构成：制备其中在两个半导体层之间形成具有开放空间的氧离子注入层的衬底（31）。在基板上形成硅锗HBT。在基板上形成CMOS（互补金属氧化物半导体）器件。在基板上形成双极器件。在基板上形成LDMOS（横向双扩散金属氧化物半导体）器件。

30. 发明公开

KR1020030023286A 선택적 질화 방식을 이용하여, 홀에 잘 매립된 금속배선층을 갖는 반도체 소자 및 그 제조방법 失效
标题翻译：具有完全钻孔的金属接线层的半导体器件和使用选择性氮化工艺的制造方法
公开(公告)号：KR1020030023286A
公开(公告)日：2003-03-19
申请号：KR1020010056434
申请日：2001-09-13
申请人： 한국전자통신연구원
发明人： 권성구 , 유성욱 , 박종문 , 박건식 , 김보우
IPC分类号： H01L21/28
摘要： PURPOSE: A semiconductor device having a metal wiring layer completely buried in a hole and fabrication method by using a selective nitridation process are provided to prevent generation of a void and a short circuit when the metal line layer is buried into a contact hole or a via hole. CONSTITUTION: A hole(104) and an interlayer dielectric(103) are formed on a semiconductor substrate(101). The first material layer pattern(105a) is formed on an inner wall and a bottom of the hole(104) and the interlayer dielectric(103). The second material layer pattern(109a) is formed on the first material layer pattern(105a). A metal line layer is formed by burying sequentially the first metal layer pattern(111a), the second metal layer pattern(113a), the third metal layer pattern(115a), and the fourth metal layer pattern(117a) into the hole(104).
摘要翻译：目的：提供一种将金属布线层完全埋入孔中的半导体器件，并且通过使用选择性氮化处理的制造方法来防止当金属线层埋入接触孔或通孔中时产生空隙和短路孔。构成：在半导体基板（101）上形成有孔（104）和层间电介质（103）。第一材料层图案（105a）形成在孔（104）和层间电介质（103）的内壁和底部上。第二材料层图案（109a）形成在第一材料层图案（105a）上。通过将第一金属层图案（111a），第二金属层图案（113a），第三金属层图案（115a）和第四金属层图案（117a）依次埋入孔（104）中而形成金属线层）。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式