专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

21. 发明授权

KR100967682B1 상변화 기억 소자 및 그의 제조방법 失效
公开(公告)号：KR100967682B1
公开(公告)日：2010-07-07
申请号：KR1020080025443
申请日：2008-03-19
申请人： 에스케이하이닉스 주식회사
发明人： 장헌용 , 김명섭 , 도갑석
IPC分类号： H01L27/115
摘要： 상변화 기억 소자 및 그의 제조방법이 개시된다. 개시된 본 발명의 상변화 기억 소자는, 스위칭 소자 상에 형성된 히터로부터 상변화막에 리셋 전류를 전달시키는 열을 빠르게 냉각시키기 위하여 상기 스위칭 소자와 히터 사이에 히트 싱크가 형성된 것을 특징으로 한다.

22. 发明公开

KR1020090026676A 상변화 기억 소자의 제조방법 无效
标题翻译：制造相变RAM器件的方法
公开(公告)号：KR1020090026676A
公开(公告)日：2009-03-13
申请号：KR1020070091791
申请日：2007-09-10
申请人： 에스케이하이닉스 주식회사
发明人： 장헌용 , 강희복 , 남병호 , 류인철 , 심규찬 , 채수진 , 홍석경 , 최재건 , 박창헌 , 박해찬 , 박남균 , 김명섭 , 도갑석
IPC分类号： H01L27/115
CPC分类号： H01L45/06 , H01L21/265 , H01L21/76897 , H01L27/2409 , H01L27/2463 , H01L45/1233
摘要： A method for manufacturing of phase change ram device is provided to decrease the amount of programming current for phase change by suppressing thermal stress applied to a phase change film. A method for manufacturing of phase change ram device is comprised of the steps: forming a PMOS and a NMOS gate around of a semiconductor(100); forming insulating layer(116) to cover a cell region, the PMOS gate, and NMOS gate; forming a contact hole to expose a portion of the semiconductor at both sides of the PMOS; ion-implanting the impurity within the semiconductor substrate which is exposed by the contact hole; performing heat treatment of the semiconductor in which impurity is ion-implanted; forming the contact plug in the peripheral region; forming the phase change cell on the cell region.
摘要翻译：提供一种制造相变拉杆装置的方法，通过抑制施加到相变膜的热应力来减少相变的编程电流量。相变拉杆装置的制造方法包括以下步骤：在半导体（100）周围形成PMOS和NMOS栅极; 形成绝缘层（116）以覆盖单元区域，所述PMOS栅极和NMOS栅极; 形成接触孔以暴露PMOS的两侧的半导体的一部分; 在由接触孔暴露的半导体衬底内离子注入杂质; 进行离子注入杂质的半导体的热处理; 在周边区域形成接触塞; 在单元区域上形成相变单元。

23. 发明公开

KR1019980006284A 반도체 소자의 워드 라인 형성 방법 无效
标题翻译：形成半导体器件的字线的方法
公开(公告)号：KR1019980006284A
公开(公告)日：1998-03-30
申请号：KR1019960025561
申请日：1996-06-29
申请人： 에스케이하이닉스 주식회사
发明人： 안재춘 , 김명섭
IPC分类号： H01L27/10

24. 发明授权

KR100123582B1 매립된 고농도 이온주입영역 형성 방법 失效
公开(公告)号：KR100123582B1
公开(公告)日：1997-09-19
申请号：KR1019930030867
申请日：1993-12-29
申请人： 에스케이하이닉스 주식회사
发明人： 김명섭
IPC分类号： H01L27/01

25. 发明公开

KR1019960039354A 플래쉬이이피롬셀제조방법 失效
公开(公告)号：KR1019960039354A
公开(公告)日：1996-11-25
申请号：KR1019950007838
申请日：1995-04-04
申请人： 에스케이하이닉스 주식회사
发明人： 김명섭
IPC分类号： H01L27/10
摘要： 본 발명은 플래쉬 이이피롬 제조방법에 관하여 개시된다.
본 발명은 플로팅 게이트용 폴리실리콘을 이용하여 셀의 소오스/드레인 불순물 이온주입을 자기정렬하고, 컨트롤 게이트용 폴리실리콘을 이용하여 스택 트랜지스터의 길이를 줄일 수 있어 셀 사이즈와 공정단계를 줄일 수 있다.

26. 发明公开

KR1019950021013A 매립된 고농도 이온주입영역 형성 방법 失效
公开(公告)号：KR1019950021013A
公开(公告)日：1995-07-26
申请号：KR1019930030855
申请日：1993-12-29
申请人： 에스케이하이닉스 주식회사
发明人： 김명섭
IPC分类号： H01L21/265
摘要： 본 발명은 필드 산화막을 형성하기 위한 소정부위가 아이솔레이션(Isolation)된 웨이퍼상에 소자의 소오스 및 드레인 라인으로 사용되는 매립된 고농도 이온주입영역 형성방법에 있어서, 웨이퍼의 아이솔레리션 지역의측벽에 스페이서(7)를 형성하고 채널이온주입 마스킹 작업후 제1채널 필드 이온주입을 실시하는 단계, 채널 이온주입 마스크를 제거한 후 매립된 고농도 이온주입을 실시하는 단계, 채널 이온 주입 마스크를 제거한 후 매립된 고농도 이온주입 영역 마스킹 작업 후 고농도 이온주입을 실시하는 단계, 고농도 이온주입 영역 마스크를 제거하고, 제1필드 산화 공정을 통해 제1필드산화막(9)을 형성하는 단계, 상기 제1필드 산화막(9)의 예정된 부위를 식각하고 제2채널 필드 이온주입을 실시하는 단계, 제2필드 산화공정을 실시하여 최종적인 필 산화막(10)을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 매립된 고농도 이온주입 영역 형성 방법에 관한 것으로, 가장 자리에 꼬인 모양이 형성되지 않는 BN
+ (30)영역을 형성하여 BN
+ 영역간의 펀치 드로우 특성을 개선할 수 있고 셀 크기를 줄일 수 있어 소자의 고집적화를 이루는 효과가 있다.

27. 发明公开

KR1019950015832A 플레쉬 메모리 및 그 제조 방법 无效
公开(公告)号：KR1019950015832A
公开(公告)日：1995-06-17
申请号：KR1019930025121
申请日：1993-11-24
申请人： 에스케이하이닉스 주식회사
发明人： 김명섭
IPC分类号： H01L29/788
摘要： 본 발명은 플레쉬 메모리 및 그 제조 방법에 관한 것으로, 반도체 기판상에 순차적으로 필드산화막, 게이트산화막, 플루팅 게이트, 층간 절연막 및 조절 게이트를 형성한 후, 상기 조절 게이트와 플루팅 게이트의 측벽에 도전 스페이서를 형성하였으므로, 조절 게이트와 플루팃 게이트의 중첩면적이 증가되어 캐패시터의 커플링비가 커지고, 플루팅 게이트의 에 지 부분에서 의 커플링 손실이 방지되어 낮은 구동전압에서도 안정 적으로 소자가 동작하므로 플레쉬 메모리에서 많은 면적을 차지하는 전하펌프 회로를 작게 형성하여 고집적화할 수 있으며, 프로그램 및 소거 효율이 증가되어 소자의 신뢰성이 향상된다.

28. 发明公开

KR1020170019023A 전자기 간섭 차폐부를 갖는 반도체 패키지 및 제조 방법 审中-实审
标题翻译：半导体封装包括EMI屏蔽和制造方法相同
公开(公告)号：KR1020170019023A
公开(公告)日：2017-02-21
申请号：KR1020150112607
申请日：2015-08-10
申请人： 에스케이하이닉스 주식회사
发明人： 문기일 , 김명섭 , 신희민
IPC分类号： H01L23/60 , H01L23/62 , H01L23/495 , H01L23/14 , H01L23/28
CPC分类号： H01L23/552 , H01L23/295 , H01L23/3128 , H01L23/3135 , H01L23/49811 , H01L23/49816 , H01L23/49838 , H01L23/544 , H01L24/06 , H01L24/16 , H01L24/48 , H01L24/49 , H01L25/0657 , H01L2223/54406 , H01L2223/54433 , H01L2223/54486 , H01L2224/04042 , H01L2224/05554 , H01L2224/06135 , H01L2224/16145 , H01L2224/16227 , H01L2224/48091 , H01L2224/48227 , H01L2224/49171 , H01L2225/0651 , H01L2225/06513 , H01L2225/06517 , H01L2225/06541 , H01L2924/00014 , H01L2924/15311 , H01L2924/1533 , H01L2924/3025 , H01L2224/45099
摘要： 패키지기판상에실장된반도체소자상에위치하는전도성루프(roof), 반도체소자주위를둘러싸도록정렬배치된전도성월(wall)들, 전도성월들사이에배치되고전도성루프(roof)에상단부가체결(bonding)된전도성필라(pillar)들및 패키지기판과전도성루프사이공간을채우는제1유전층을포함하는반도체패키지및 제조방법을제시한다.
摘要翻译：半导体封装可以包括安装在封装衬底上的半导体器件，位于半导体器件上方的导电屋顶，设置在封装衬底上并排列在围绕半导体器件的闭环线中的多个导电壁。导电柱可以设置在封装衬底上的导电壁之间的区域中并且结合到导电屋顶。半导体封装可以包括填充封装衬底和导电屋顶之间的空间的第一介电层。

29. 发明公开

KR1020150028419A 반도체 장치 및 이의 제조 방법 审中-实审
标题翻译：半导体器件及制造半导体器件的方法
公开(公告)号：KR1020150028419A
公开(公告)日：2015-03-16
申请号：KR1020130106931
申请日：2013-09-06
申请人： 에스케이하이닉스 주식회사
发明人： 김명섭
IPC分类号： H01L21/336 , H01L29/78
CPC分类号： H01L29/06 , H01L21/265 , H01L21/26553 , H01L21/26586 , H01L29/0847 , H01L29/41741 , H01L29/66666 , H01L29/7827 , H01L29/0642 , H01L29/7802
摘要： 본 기술에 따른 반도체 장치는 반도체 기판; 반도체 기판으로부터 수직 연장되고, 상면에 그루브가 형성되는 다수의 필라; 필라 상면과 필라 상부의 측면 둘레를 감싸도록 형성되는 살리사이드막; 및 살리사이드막의 상면과 측면을 감싸도록 형성되는 하부전극;을 포함할 수 있다.
摘要翻译：半导体器件及其制造方法技术领域本发明涉及半导体器件及其制造方法。根据本发明的半导体器件包括半导体衬底，从半导体衬底垂直延伸的多个柱，每个柱包括形成在其上表面中的凹槽，形成为覆盖上表面和外周的每个支柱的上端和形成为覆盖自对准硅化物层的上表面和侧表面的下电极。

30. 发明公开

KR1020090015783A 상변화 기억 소자 및 그의 제조방법 失效
标题翻译：相变存储器件及其制造方法
公开(公告)号：KR1020090015783A
公开(公告)日：2009-02-12
申请号：KR1020080025443
申请日：2008-03-19
申请人： 에스케이하이닉스 주식회사
发明人： 장헌용 , 김명섭 , 도갑석
IPC分类号： H01L27/115
CPC分类号： H01L45/06 , H01L45/1233 , H01L45/126 , H01L45/143 , H01L45/144 , H01L45/1683
摘要： A phase change memory device and method for manufacturing the same is provided to improve performance characteristic by forming a heat sink between the PN diode and heater and cooling heat spilt to a phase change film rapidly. In a phase change memory device and method for manufacturing the same, the silicon substrate(200) in which the active area is made of a plurality of phase control cell domains is prepared. A silicon substrate in which the active area is composed of a plurality of phase control cell is arranged. A first insulating layer(221) is formed on the silicon substrate including N type impurity region(210). A first contact hole(231) is formed on the first insulating layer of each phase change region. A second contact hole(232) is formed on the first insulating layer outside of the phase control cell region. The second contact hole has the wider than that of the first contact hole. Each heat sink and a contact plug(268) of a word line for are formed inside of the first contact hole and the second contact hole.
摘要翻译：提供了一种相变存储器件及其制造方法，以通过在PN二极管和加热器之间形成散热器并迅速向相变膜中散发散热而提高性能特征。在相变存储器件及其制造方法中，制备有源区域由多个相位控制单元区域构成的硅衬底（200）。布置有多个相位控制单元构成有源区的硅基板。在包括N型杂质区（210）的硅衬底上形成第一绝缘层（221）。在每个相变区域的第一绝缘层上形成第一接触孔（231）。在相位控制单元区域外的第一绝缘层上形成第二接触孔（232）。第二接触孔比第一接触孔宽。每个散热器和字线的接触插头（268）形成在第一接触孔和第二接触孔的内部。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式