专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

11. 发明授权

KR102261944B1 센서 진단 방법 및 장치 有权
公开(公告)号：KR102261944B1
公开(公告)日：2021-06-07
申请号：KR1020167018259
申请日：2014-12-22
申请人： 알레그로 마이크로시스템스, 엘엘씨
发明人： 밀라노,숀,디. , 엘바차,조지스 , 두구에,마이클,씨. , 하아스,데이비드,제이. , 델마인,그레고리 , 테일러,윌리암,피. , 가보리,마이클
IPC分类号： G01R33/00 , G01R31/28 , G01R31/3187 , G01R33/07 , G01R33/09 , G01R35/00

12. 发明公开

KR20180038339A 셀어레이 불량 테스트 방법 및 이를 수행하는 반도체장치 审中-公开
公开(公告)号：KR20180038339A
公开(公告)日：2018-04-16
申请号：KR20160129364
申请日：2016-10-06
申请人： SK HYNIX INC
发明人： SHIM YOUNG BO
IPC分类号： G01R31/3193 , G01R31/3185 , G01R31/3187
CPC分类号： G11C29/38 , G11C29/36 , G11C2029/3602
摘要： 반도체장치는패턴데이터를생성하는패턴데이터생성회로; 리드동작에의해코어영역에포함된셀어레이에저장된데이터를리드데이터로입력받고, 상기패턴데이터와상기리드데이터를비교하여불량코드를생성하는데이터비교회로; 및상기불량코드와설정코드를비교하여불량플래그를생성하는불량플래그생성회로를포함한다.

13. 发明公开

KR1020150110526A 내장형 테스터 审中-实审
标题翻译：嵌入式测试仪
公开(公告)号：KR1020150110526A
公开(公告)日：2015-10-02
申请号：KR1020157019233
申请日：2014-01-07
申请人： 테라다인 인코퍼레이티드
发明人： 페리조슈아맨슨
IPC分类号： G01R31/3187 , G01R31/319 , G01R31/28 , G06F17/00 , H04L29/06
CPC分类号： G06F17/00 , G01R31/28 , G01R31/3187 , G01R31/31908 , G01R31/31919 , H04L69/03
摘要： 피시험장치의컴포넌트회로를테스트하기위한피시험장치상의테스터가개시된다. 테스터는테스트회로를구현하기위해펌웨어를가지도록설정된로직을포함하고, 상기테스트회로는프로토콜을생성하도록설정가능한프로토콜제너레이터; 하나이상의프로토콜에따라드라이빙가능한테스트패턴을제공하도록설정가능한패턴제너레이터; 및프로그램입력에응답하여, 컴포넌트회로를테스트하기위한테스트패턴및 프로토콜을선택하는시스템컨트롤러를포함한다.

14. 发明公开

KR1020150015985A 카메라 모듈 검사 장치 审中-实审
标题翻译：相机模块检测系统
公开(公告)号：KR1020150015985A
公开(公告)日：2015-02-11
申请号：KR1020130092127
申请日：2013-08-02
申请人： 삼성전기주식회사
发明人： 최규홍
IPC分类号： G01R31/3181 , G01R31/3187 , H04N5/225
摘要： 카메라 모듈 검사 장치가 개시된다. 커넥터를 구비한 카메라 모듈이 안착되는 하부지그; 상기 하부지그 상측에 상기 하부지그를 커버 가능하게 설치되는 상부지그; 상기 상부지그에 상기 커넥터와 맞물리게 결합되어, 상기 상부지그가 상기 하부지그를 커버하는 경우 상기 커넥터 위치가 고정되도록 상기 커넥터를 지지하는 지지부; 및 상기 지지부에 의하여 지지되는 상기 커넥터를 통한 전원 공급에 따라 상기 카메라 모듈이 정상적으로 작동하는지 여부를 검사하기 위하여, 상기 커넥터 상에 형성된 단자의 위치에 상응하도록 상기 지지부에 결합되어 상기 커넥터와 전기적으로 접속하는 검사핀을 포함하는 카메라 모듈 검사 장치가 제공된다.
摘要翻译：本发明公开了一种相机模块检查装置。相机模块检查装置包括：下夹具，其具有安装在其表面上的连接器的相机模块; 上夹具，其安装在下夹具的上部以覆盖下夹具; 支撑单元，其安装成与上夹具和连接器啮合并且当上夹具覆盖下夹具时支撑连接器固定连接器; 以及检查销，其连接到所述支撑单元，以对应于形成在所述连接器上的端子的位置，以与所述连接器电连接，并且根据由所述连接器支撑的所述连接器根据所述电源来检查所述相机模块是否正常工作支持单位

15. 发明公开

KR1020120095701A 반도체 테스트 장치 및 그의 동작 방법 无效
标题翻译：半导体测试装置及其操作方法
公开(公告)号：KR1020120095701A
公开(公告)日：2012-08-29
申请号：KR1020110015178
申请日：2011-02-21
申请人： 에스케이하이닉스 주식회사
发明人： 정충만
IPC分类号： G01R31/3187
摘要： PURPOSE: A semiconductor test device and an operation method thereof are provided to rapidly process a test result of high capacity, thereby reducing costs required for a semiconductor test process. CONSTITUTION: A semiconductor test device(100) tests a semiconductor element(200). The semiconductor test device comprises a BOST(Built Off Self Test) system(110). The BOST system comprises a test control chip(111) and a memory element(112). The test control chip comprises an algorithm for testing the property of the semiconductor element. The memory element records test conditions. The test conditions are necessary for processing the algorithm for testing the property of the semiconductor element of the test control chip.
摘要翻译：目的：提供半导体测试装置及其操作方法以快速处理高容量的测试结果，从而降低半导体测试过程所需的成本。构成：半导体测试装置（100）测试半导体元件（200）。半导体测试装置包括BOST（内置自检）系统（110）。 BOST系统包括测试控制芯片（111）和存储元件（112）。测试控制芯片包括用于测试半导体元件的性质的算法。内存元素记录测试条件。测试条件对于处理用于测试测试控制芯片的半导体元件的性能的算法是必要的。

16. 发明公开

KR1020120026667A 번인 보드 테스트 장치 및 방법, 이를 이용한 번인 보드 실장 장치 有权
标题翻译：烧结板测试装置及使用其的测试方法，以及安装灼热板的装置
公开(公告)号：KR1020120026667A
公开(公告)日：2012-03-20
申请号：KR1020100088684
申请日：2010-09-10
申请人： 주식회사 윈탑
发明人： 김진형
IPC分类号： G01R31/3187
摘要： PURPOSE: An apparatus and a method for testing a burn-in board, and a burn-in board mounting device using the same are provided to enable automatic determination of errors when a pusher is pressed in each boding position of a main board and a DUT board. CONSTITUTION: A burn-in board testing device(200) comprises a main controller(210), a driver control unit interface(240), a determining unit(250), and an error signal generator(260). The main controller is connected to the tester and receives resistance measuring values of each signal wire of an inboard from the tester. The driver control unit interface receives the operation state of a pusher from a driver control unit. After checking the completion of the pressing operation by a pusher through the driver control unit interface, the determining unit checks errors according to the resistance measuring value of the tester. The error signal generator transmits the error signals to the driver control unit.
摘要翻译：目的：提供一种用于测试老化板的装置和方法，以及使用其的老化板安装装置，以便能够在主板和DUT的每个封装位置按下推动器时自动确定错误板。构成：老化板测试装置（200）包括主控制器（210），驱动器控制单元接口（240），确定单元（250）和错误信号发生器（260）。主控制器连接到测试仪，并从测试仪接收内部信号线的电阻测量值。驾驶员控制单元接口从驾驶员控制单元接收推动器的操作状态。在通过驱动器控制单元接口检查推动器的按压操作完成之后，确定单元根据测试器的电阻测量值来检查错误。误差信号发生器将误差信号发送到驱动器控制单元。

17. 发明公开

KR1020100027214A 외부 인터페이스들의 기능성을 검증하기 위한 자체-테스트 특징을 갖는 집적 회로 失效
标题翻译：具有自检功能的集成电路，用于验证外部接口的功能
公开(公告)号：KR1020100027214A
公开(公告)日：2010-03-10
申请号：KR1020107000661
申请日：2008-06-12
申请人： 퀄컴 인코포레이티드
发明人： 말라디,스리니바스
IPC分类号： G01R31/3187 , G01R31/307
CPC分类号： G01R31/3187 , G06F11/27
摘要： This disclosure describes an integrated circuit with self-test features for validating functionality of external interfaces. Example external interfaces include memory interfaces and bus interfaces, such as a peripheral component interconnect (PCI) bus, an advanced high-performance bus (AHB), an advanced extensible interface (AXI) bus, and other external interfaces that operate a high frequency, e.g., 200 MHz or greater. Test logic may be embedded on the integrated circuit and configured to validate functionality of external interfaces while receiving power and non-test signals from external test equipment. Thus, external test equipment may not supply high frequency test signals to the integrated circuit. The external test equipment may, however, independently validate functionality of a pin interface of the integrated circuit. As a result, the integrated circuit may reduce cost and time required to verify functionality and timing of the external interfaces.
摘要翻译：本公开描述了具有用于验证外部接口的功能的自检特征的集成电路。示例外部接口包括存储器接口和总线接口，例如外围组件互连（PCI）总线，高级高性能总线（AHB），高级可扩展接口（AXI）总线和其他操作高频率的外部接口，例如，200MHz或更大。测试逻辑可以嵌入在集成电路中，并被配置为在从外部测试设备接收电力和非测试信号的同时验证外部接口的功能。因此，外部测试设备可能不会向集成电路提供高频测试信号。然而，外部测试设备可以独立地验证集成电路的引脚接口的功能。结果，集成电路可以降低验证外部接口的功能和定时所需的成本和时间。

18. 发明公开

KR1020100025088A 기준 ＤＵＴ 보드 및 이를 이용한 반도체 소자의 실장 테스터 失效
标题翻译：测试板下的参考设备和使用该测试板的半导体器件应用测试仪
公开(公告)号：KR1020100025088A
公开(公告)日：2010-03-09
申请号：KR1020080083707
申请日：2008-08-27
申请人： 주식회사이은
发明人： 이상식 , 이인엽 , 함병구 , 이인철 , 이유용 , 김건
IPC分类号： G01R31/3187 , G01R31/26 , H01L21/66
CPC分类号： G01R31/2601 , G01R1/0433 , G01R31/2801 , G01R31/2851 , H01L22/30
摘要： PURPOSE: A reference DUT(Device Under Test) board and a semiconductor device application tester using the same are provided to test a plurality of DUTs quickly without an interference of an external signal by distributing record data and reference data to a test performing unit through a test signal distributer. CONSTITUTION: A reference DUT board(100) is installed on the rear side of a motherboard. A reference DUT is equipped. A controller(200) records log data in the reference DUT. The reference date saved in the standards DUT is deciphered. A test signal division unit(300) distributes record data received a message from controller and the reference date which controller deciphered. A test run part(400) receives the record data and the reference date. A plurality of DUTs are tested.
摘要翻译：目的：提供参考DUT（被测设备）板和使用其的半导体器件应用测试仪，通过将测试执行单元分配记录数据和参考数据通过一个测试信号分配器。规定：在主板背面安装参考DUT板（100）。配备了参考DUT。控制器（200）将参考DUT中的日志数据记录下来。保存在标准DUT中的参考日期被解密。测试信号分割单元（300）分配从控制器接收到的消息的记录数据和解密的控制器的参考日期。测试运行部分（400）接收记录数据和参考日期。测试了多个DUT。

19. 发明授权

KR100576176B1 메모리 모듈 테스트 장치 및 방법 失效
标题翻译：内存模块测试的装置和方法
公开(公告)号：KR100576176B1
公开(公告)日：2006-05-03
申请号：KR1020040038823
申请日：2004-05-31
申请人： 삼성전자주식회사
发明人： 이정국 , 서승진 , 한유근 , 안영만 , 신승만
IPC分类号： G01R31/319 , G01R31/3187 , G01R31/26
摘要： 반도체 메모리 장치를 실장 상태에서 테스트 할 수 있는 테스트 장치 및 방법이 개시된다. n(2≤n)개의 칩선택단자들을 가진 피측정용 메모리 모듈이 삽입되는 제1슬롯, 시리얼 불휘발성 메모리만 장착된 더미 메모리 모듈이 각각 삽입되는 하나 이상의 제2슬롯들, m(1≤m

20. 发明授权

KR100425046B1 멀티보드 멀티드롭 시스템에서의 경계주사 자체테스트 장치 失效
标题翻译： 멀티보드멀티드롭시스템에서의경계주사자체테스트장치
公开(公告)号：KR100425046B1
公开(公告)日：2004-03-30
申请号：KR1020010030657
申请日：2001-06-01
申请人： 강성호 , 배상민 , 송동섭
发明人： 강성호 , 배상민 , 송동섭
IPC分类号： G01R31/3187
摘要： PURPOSE: An apparatus for performing a self test for boundary scan in a multi-board and multi-drop system is provided to reduce existing overheads by using only a part of BSC(Boundary Scan Cell) within CUT(Circuit Under Test) and a logic gate. CONSTITUTION: A BIST(Built-In Self Test) logic(1) is used for performing a BIST. An address boundary scan cell(2) is used for determining an enable/disable state of a CUT if a JTAG master transfers an address of the CUT and generates an UpdateDR signal. An address register(3) is used for loading the address of the CUT including the BIST. A board enable/disable BSC(4) is used for preventing a transferring operation of all address values when the JTAG master activates a particular CUT and maintains a boundary path. A TDO 3-state driver(5) is activated when the address of the CUT is identical with the address of the JTAG master. A BIST result BSC(6) is used for transferring a result of a BIST operation to the JTAG master after the BIST operation of the CUT is finished.
摘要翻译：目的：提供一种用于执行多板和多点系统中的边界扫描的自测的设备，以通过仅使用CUT（被测电路）内的一部分BSC（边界扫描单元）和逻辑门。构成：BIST（内置自测试）逻辑（1）用于执行BIST。如果JTAG主机传送CUT的地址并产生UpdateDR信号，则地址边界扫描单元（2）用于确定CUT的启用/禁用状态。地址寄存器（3）用于加载包括BIST的CUT的地址。当JTAG主机激活特定CUT并保持边界路径时，电路板启用/禁用BSC（4）用于防止所有地址值的传输操作。当CUT的地址与JTAG主机的地址相同时，TDO三态驱动器（5）被激活。在CUT的BIST操作完成之后，BIST结果BSC（6）用于将BIST操作的结果传送给JTAG主机。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式