专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

11. 发明授权

KR100169352B1 디지탈자동셔터스피드제어장치 失效
标题翻译：数字自动快门速度控制装置
公开(公告)号：KR100169352B1
公开(公告)日：1999-03-20
申请号：KR1019950004973
申请日：1995-03-10
申请人： 삼성전자주식회사
发明人： 이철규
IPC分类号： H04N5/235
摘要： 이 발명은 디지탈 자동 셔터 스피드 제어 장치에 관한 것으로, 디지탈 신호처리과정에서 획득한 적분 휘도 신호를 데이타를 이용하여 마이크로 컴퓨터에 미리 입력하여둔 2개의 스레소울드 값과 비교하여 셔터 속도의 증가 감소를 결정하고, 안정화된 영상신호의 광량 조절을 위해 미리 계산되어져 고유 어드레스를 갖고 롬에 내장된 전하소거기간 지정 데이타를 타이밍 제너레이터에 시리얼 모드로 입력케 하고, 실제 타이밍을 생성하는 로직 부분에서는 이 데이타를 근거로 하여 전하소거 펄스의 수와 주기를 선택, 생상시켜 고체촬상소자에 축적되는 광량을 조절함으로써 셔터 스피드 기능 및 물리적 조리개 대용의 전자 조리개 기능을 수행하게 하여, 외부 부픔이 대폭적으로 감소되고, 편리한 제어를 할 수 있는 디지탈 자동 셔터 스피드 제어 장치� � 관한 것이다.

12. 发明授权

KR100164793B1 반도체 메모리장치의 메모리셀 어레이 블럭 활성화 제어방법 및 그 회로 失效
标题翻译：用于激活半导体存储器件中的存储单元阵列块的方法和电路
公开(公告)号：KR100164793B1
公开(公告)日：1999-02-01
申请号：KR1019950054739
申请日：1995-12-22
申请人： 삼성전자주식회사
发明人： 이철규
IPC分类号： G11C11/401
摘要： 메모리셀 어레이 블럭들이 비트라인 분리게이트를 통해 인접하는 센스앰프를 상호 공유하는 반도체 메모리 장치에서 메모리셀 어레이 블럭을 효율적으로 활성화시키는 제어방법 및 그 회로에 관한 것이다. 상기의 제어방법은 다수개의 비트라인들을 가지는 메모리셀 어레이 블럭들과, 상기 메모리셀 어레이 블럭들중 적어도 두개의 메모리셀 어레이 블럭에 공유되는 센스앰프블럭들을 상기 메모리셀 어레이 블럭에 연결하는 분리게이트들을 가지는 반도체 메모리 장치의 분리게이트의 제어를 ⅰ) 선택된 메모리셀 어레이 블럭내의 워드라인이 활성화되어 해당 메모리셀의 전위가 해당 비트라인과의 차아지 세어링 후 오프하며, ⅱ) 상기 비트라인에 차아지 세어링된 전압을 감지증폭하고, ⅲ) 상기 차아지 세어링된 전압을 감지증폭완료시에 상기 오프된 분리게이트를 온 제어하여 메모리셀에 리스토아 전압을 공급하도록 동작된다.

13. 发明授权

KR100161426B1 반도체장치의 제조방법 失效
公开(公告)号：KR100161426B1
公开(公告)日：1999-02-01
申请号：KR1019950025967
申请日：1995-08-22
申请人： 삼성전자주식회사
发明人： 미르자퍼케이아바체브 , 이철규
IPC分类号： H01L21/28
摘要： 신규한 반도체장치의 제조방법이 개시되어 있다. 반도체기판 상에 형성된 절연막에 식각공정으로 콘택홀을 형성하는 반도체장치의 제조방법에 있어서, 상기 식각공정시 콘택홀의 측벽 상에 침적되는 폴리머의 양을 제어하는 공정 매개변수로 기판 온도를 사용한다. 기판 온도를 콘택홀의 측벽 상에 침적되는 폴리머의 양을 제어하고 콘택홀의 직경을 감소시킬 수 있는 공정 매개변수로 사용함으로써, 리소그라피 공정의 문제없이 높은 어스펙트비를 갖는 콘택홀을 형성할 수 있다.

14. 发明授权

KR100161404B1 확장 데이타 출력모드를 가진 반도체 메모리 장치 失效
标题翻译：带扩展数据输出模式的半导体存储器件
公开(公告)号：KR100161404B1
公开(公告)日：1999-02-01
申请号：KR1019950009636
申请日：1995-04-24
申请人： 삼성전자주식회사
发明人： 임성민 , 이철규
IPC分类号： G11C11/40
CPC分类号： G11C7/1057 , G11C7/1024 , G11C7/1051 , G11C7/106
摘要： 본 발명은 반도체 메모리 장치에 관한 것으로서, 특히 데이타 확장 모드에서 항상 인에이블 상태로 유지되어 데이타 출력라인과 출력단자를 연결하는 데이타 출력버퍼; 셀로부터 독출된 데이터를 증폭하여 내부 입출력 버스에 전달하기 위한 감지 증폭기; 상기 내부 입출력 버스와 상기 데이터 출력라인 사이에 개재되고, 컬럼 어드레스 스트로브 신호의 후단 이후에도 상기 감지 증폭기로부터 내부 입출력 버스에 전달된 데이타를 저장하고 저장된 데이타를 데이터 출력버퍼에 전달하기 위하여 데이터 출력 제어신호에 응답해서 내부 출력버스와 데이터 출력라인의 연결을 스위칭하는 버스 제어기; 및 컬럼 어드레스 스토로브 신호의 선단을 제1지연시간으로 지연시키고 상기 컬럼 어드레스 신호의 후단을 상기 제1지연시간보다 긴 제2지연시간으로 지연시켜서 합성한 상기 데이터 출력 제어신호를 발생하는 제어신호 발생수단을 구비한 것을 특징으로 한다.
따라서, 본 발명에서는 확장 데이터 출력모드에서 사이클 타임을 바르게 하면서도 컬럼 어드레스 스토로브 타임의 마진을 충분히 확보할 수 있다.

15. 发明公开

KR1019980037818A 반도체 메모리 장치의 비트 라인 센싱 회로 无效
标题翻译：半导体存储器件的位线感测电路
公开(公告)号：KR1019980037818A
公开(公告)日：1998-08-05
申请号：KR1019960056628
申请日：1996-11-22
申请人： 삼성전자주식회사
发明人： 이철규
IPC分类号： G11C11/407
摘要： 본 발명은 반도체 메모리 장치의 센싱 회로를 공개한다. 그 회로는 복수개의 비트 라인들과 복수개의 홀수번째 워드 라인들에 각각 연결된 복수개의 제1메모리 셀들, 복수개의 반전 비트 라인들과 복수개의 짝수번째 워드 라인들에 각각 연결된 복수개의 제2메모리 셀들, 등화신호에 응답하여 상기 비트 라인쌍을 선충전 및 등화하기 위한 비트라인쌍 등화수단, 상기 비트 라인쌍사이에 연결되고 상기 비트 라인쌍으로 부터의 신호를 증폭하기 위한 센스 증폭기, 상기 복수개의 홀수번째 워드 라인이 선택될 때 제1신호에 응답하여 상기 복수개의 비트라인들과 상기 센스 증폭기를 연결하고 비트라인 센싱 동작이 수행되는 동안 상기 복수개의 반전 비트 라인과 상기 센스 증폭기의 연결을 끊어주기 위한 제1스위칭 수단들, 및 상기 복수개의 짝수번째 워드라인이 선택될 때 제2신호에 응답하여 상기 복수개의 반 전 비트라인들과 상기 센스 증폭기를 연결하고 반전 비트라인 센싱 동작이 수행되는 동안 상기 복수개의 비트 라인과 상기 센스 증폭기의 연결을 끊어주기 위한 제2스위칭 수단들로 구성되어 있다. 따라서, 전류소모를 줄일 수 있으며 이에 따라 센싱 노이즈도 줄일 수 있다.

16. 发明公开

KR1019970051424A 셀프 번-인 테스트 회로를 가지는 반도체 메모리장치 失效
标题翻译：一种具有自烧入测试电路的半导体存储器件
公开(公告)号：KR1019970051424A
公开(公告)日：1997-07-29
申请号：KR1019950056556
申请日：1995-12-26
申请人： 삼성전자주식회사
发明人： 이철규
IPC分类号： G11C29/00
摘要： 1. 청구범위에 기재된 발명이 속하는 기술 분야.
번-인 테스트회로를 가지는 반도체 메모리 장치에 관한 기술분야이다.
2. 발명이 해결하려고 하는 기술적 과제.
외부 제어신호의 입력 없이 번-인 전압 인식을 통한 번-인 테스트 회로를 메모리에 내장하여 번-인 테스트의 효율성 및 양산성을 증대시키는 셀프 번-인 테스트 회로를 제공한다.
3. 발명의 해결방법의 요지.
종래기술의 문제점을 해결하기위하여 본 발명은 종래기술의 구성에 번-인 전압 검출회로와, 발진회로, 번-인 타이밍 발생회로, 그리고 제1 및 제3멀티플렉서를 추가한 셀프 번-인 테스트회로를 포함한다.
4. 발명의 중요한 용도.
본 발명은 반도체 메모리 장치에 적합하게 사용된다.

17. 发明公开

KR1019970031819A 다단계 윤곽신호 이득 보정회로 失效
标题翻译：多级轮廓信号增益校正电路
公开(公告)号：KR1019970031819A
公开(公告)日：1997-06-26
申请号：KR1019950044300
申请日：1995-11-28
申请人： 삼성전자주식회사
发明人： 이철규 , 박성욱
IPC分类号： H04N5/14
摘要： 이 발명은 다단계 윤곽신호 이득 보정회로에 관한 것으로, 영상신호(Sin)를 입력받아 윤곽신호를 생성하고, 그 신호로부터 불필요한 노이즈 성분을 제거하여 출력하는 1차보정부(10)와, 영상신호(Sin)를 입력받아, 그 값에 해당하는 이득값을 생성하여 출력하는 이득값 생성부(20)와, 영상신호(Sin)를 입력받아 상기 1차보정부(10)에 의해 지연된 시간에 따른 지연 보정값을 생성하여 출력하는 지연 보정값 생성부(30)와, 상기 제1차보정부(10)로부터 출력되는 신호를 입력받아, 상기 이득값 생성부(20)와 지연 보정값 생성부(30)로부터 출력되는 값에 따라 이득 보정과 지연 보정을 하여 완성된 보정신호를 출력하는 2차보정부(40)로 이루어져 있으며, 영상신호의 레벨을 특정 레벨의 몇 단계로 나누고, 이 레벨과 입력되는 영상신호의 레벨을 비교하고 판단한 후, 영 신호의 윤곽을 균등히 보정함으로써, 윤곽신호를 선명하게 보정하여, 영상신호의 질을 높일 수 있는 다단계 윤곽신호 이득 보정회로에 관한 것이다.

18. 发明授权

KR1019960001931B1 디지탈 비데오신호처리용 노이즈 슬라이서 失效
标题翻译：用于数字视频信号处理的噪声切片器
公开(公告)号：KR1019960001931B1
公开(公告)日：1996-02-06
申请号：KR1019920018781
申请日：1992-10-13
申请人： 삼성전자주식회사
发明人： 이철규
IPC分类号： H04N5/225
摘要： The noise slicer for processing digital video signal comprises a first comparing unit for comparing an n bit of outline signal applied from peripheral elements with an n bit of first threshold value stored at a shift register; a second comparing unit for comparing the n bit of outline signal with an n bit of second threshold value; an AND gate for ANDing the output of the first comparing unit and an inverted output of the second comparing unit and outputting a predetermined level of signal; a first multiplexer for selectively controlling n bit of outline signal of high/low level according to the output signal of the AND gate and outputting it to an A line; a second multiplexer for selectively controlling n bit of outline signal of high/low level according to the output signal of the second comparing unit and outputting it to a B line; a third multiplexer for selectively controlling the output signals of the first and second multiplexers according to the output signal of the second comparing unit; and a sixth full bit delay line for delaying and correcting the final output of the second multiplexer and outputting an n bit of outline signal.
摘要翻译：用于处理数字视频信号的噪声限幅器包括：第一比较单元，用于将从外围元件施加的n位轮廓信号与存储在移位寄存器中的n位第一阈值进行比较; 第二比较单元，用于将轮廓信号的n比特与n比特的第二阈值进行比较; AND门，用于对第一比较单元的输出和第二比较单元的反相输出进行AND运算，并输出预定电平的信号; 第一多路复用器，用于根据与门的输出信号选择性地控制高/低电平的轮廓信号的n位，并将其输出到A线; 第二多路复用器，用于根据第二比较单元的输出信号选择性地控制高/低电平的轮廓信号的n位，并将其输出到B线; 第三多路复用器，用于根据第二比较单元的输出信号选择性地控制第一和第二多路复用器的输出信号; 以及用于延迟和校正第二多路复用器的最终输出并输出n位轮廓信号的第六全位延迟线。

19. 发明授权

KR100082624B1 출력잡음이감소된데이타출력버퍼 失效
标题翻译：输出噪声减少的数据输出缓冲器
公开(公告)号：KR100082624B1
公开(公告)日：1995-02-22
申请号：KR1019920005875
申请日：1992-04-09
申请人： 삼성전자주식회사
发明人： 이철규
IPC分类号： G11C11/40

20. 发明公开

KR1019930022364A 출력잡음이감소된데이타출력버퍼 失效
公开(公告)号：KR1019930022364A
公开(公告)日：1993-11-24
申请号：KR1019920005875
申请日：1992-04-09
申请人： 삼성전자주식회사
发明人： 이철규
IPC分类号： G11C11/40
摘要： 출력용의 풀엎 및 풀다운트랜지스터를 구비하고 전원전압과 접지전압사이의 커플링캐패시터가 기생하는 데이타출력버퍼에 있어서, 상기 커플링 캐패시터의 양단에 각각 연결하고 상기 전원전압과 접지전압에 각각 연결되도록 형성된 저항소자를 구비함을 특징으로 하는 데이타출력버퍼.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式