专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

11. 发明公开

KR1020050070527A 고주파 반도체 장치 및 그 제조방법 有权
标题翻译：无线电频率半导体器件及其制造方法
公开(公告)号：KR1020050070527A
公开(公告)日：2005-07-07
申请号：KR1020030100166
申请日：2003-12-30
申请人： 매그나칩 반도체 유한회사
发明人： 표성규
IPC分类号： H01L25/065
CPC分类号： H01L27/0688 , H01L23/481 , H01L23/5227 , H01L23/53223 , H01L23/53238 , H01L23/53266 , H01L25/0657 , H01L2225/06541 , H01L2924/0002 , H01L2924/00
摘要： 본 발명은 고주파 반도체 장치 및 그 제조방법에 관한 것으로, 제 1 웨이퍼에는 비아 콘택 플러그를 포함하는 인덕터를 형성하고, 제 2 웨이퍼에는 다층 배선 구조를 갖는 로직 소자를 형성하고, 제 2 웨이퍼의 로직 소자에 비아 콘택 플러그를 통해 전기적으로 연결되도록 제 1 웨이퍼를 제 2 웨이퍼에 접합하여 고주파 반도체 장치를 제조하므로, 소자가 형성된 기판과 인덕터와의 거리를 충분히 늘리는 것이 용이하여 고주파 반도체 장치의 전기적 특성 및 성능을 향상시킬 수 있다.

12. 发明公开

KR1020050070526A 반도체 소자의 금속배선 구조 및 그 형성방법 失效
标题翻译：金属接线在半导体器件中的结构及其形成方法
公开(公告)号：KR1020050070526A
公开(公告)日：2005-07-07
申请号：KR1020030100164
申请日：2003-12-30
申请人： 매그나칩 반도체 유한회사
发明人： 표성규
IPC分类号： H01L21/28
摘要： 본 발명은 반도체 소자의 금속배선 구조 및 그 형성방법에 관한 것으로, 다마신 패턴 내에 구리이온 확산방지 도전층, 구리 시드층 및 구리층이 적층된 금속배선을 형성하고, 구리와 접합력이 우수하고 내산화성 및 내부식성이 우수한 Ru를 금속배선이 노출된 부분에만 선택적으로 증착한 후, 열처리 및 플라즈마 처리를 통해 Ru층 표면에 유전율이 낮고 확산방지 특성이 우수한 RuO
2 층을 형성하여, Ru/RuO
2 의 이중 박막으로 된 구리이온 확산방지층을 형성하므로, 구리이온의 외부 확산을 최대한 억제할 수 있어 금속배선의 신뢰성을 향상시킬 수 있다.

13. 发明公开

KR1020050059941A 반도체 소자의 인덕터 형성방법 失效
标题翻译：在半导体器件中形成电感器的方法
公开(公告)号：KR1020050059941A
公开(公告)日：2005-06-21
申请号：KR1020030091666
申请日：2003-12-15
申请人： 매그나칩 반도체 유한회사
发明人： 표성규
IPC分类号： H01L27/02
CPC分类号： H01L28/10 , H01L23/5227 , H01L2924/0002 , H01L2924/00
摘要： 본 발명은 반도체소자의 인덕터 형성방법에 관한 것으로, 본 발명의 사상은 소정의 구조가 형성된 반도체 기판 상부에 제1 금속층을 형성한 후 상기 반도체 기판의 소정 영역이 노출되도록 패터닝하는 단계, 상기 결과물 전면에 제1 구리층을 형성하고, 이를 평탄화하는 단계, 상기 평탄화된 제1 구리층을 포함한 결과물 상부에 제2 금속층을 형성한 후 상기 제 1 금속층 및 상기 제 1 구리층의 소정 영역이 노출되도록 패터닝하는 단계, 상기 형성된 결과물 전면에 제2 구리층을 형성하는 단계 및 상기 결과물을 평탄화하고, 상기 제1 및 제2 금속층을 제거하는 단계를 포함한다.

14. 发明公开

KR1020050059925A 반도체 소자의 금속배선 형성방법 无效
公开(公告)号：KR1020050059925A
公开(公告)日：2005-06-21
申请号：KR1020030091650
申请日：2003-12-15
申请人： 매그나칩 반도체 유한회사
发明人： 표성규
IPC分类号： H01L21/28
摘要： 본 발명은 반도체 소자의 금속배선 형성방법에 관한 것으로, 본 발명의 사상은 반도체 기판 상에 혼성 다공성 저유전율 절연막을 형성하는 단계, 상기 혼성 다공성 저유전율 절연막 상에 제1 절연막을 형성하는 단계, 상기 제1 절연막 및 상기 혼성 다공성 저유전율 절연막을 패터닝하여 트렌치를 형성하는 단계, 상기 형성된 트렌치의 측벽에 스페이서를 형성하는 단계, 상기 형성된 결과물에 확산 방지막 및 금속 시드층을 형성하는 단계 및 상기 결과물 전면에 금속층 형성공정을 수행하여 금속배선을 형성하는 단계를 포함한다.

15. 发明公开

KR1020050056381A 반도체 소자의 인덕터 형성방법 无效
公开(公告)号：KR1020050056381A
公开(公告)日：2005-06-16
申请号：KR1020030089330
申请日：2003-12-10
申请人： 매그나칩 반도체 유한회사
发明人： 표성규
IPC分类号： H01L27/02
摘要： 본 발명은 반도체소자의 인덕터 형성방법에 관한 것으로, 본 발명의 사상은 소정 구조가 형성된 반도체 기판에 절연막을 형성하는 단계, 상기 절연막을 패터닝하여 트렌치를 형성하는 단계, 상기 트렌치가 형성된 결과물에 확산 방지막 및 활성화착제층을 형성하는 단계, 상기 결과물 전면에 플라즈마 처리공정을 수행하여 상기 활성화착제층이 상기 트렌치 내부에만 잔존하도록 하는 단계, 상기 결과물 전면에 전기 도금공정을 수행하여 트렌치 내부에 도금층을 형성하는 단계 및 상기 결과물의 층간 절연막이 노출될 때까지 평탄화 공정을 수행하는 단계를 포함한다.

16. 发明授权

KR100475534B1 반도체 소자의 금속 배선 형성 방법 有权
公开(公告)号：KR100475534B1
公开(公告)日：2005-03-10
申请号：KR1020020085496
申请日：2002-12-27
申请人： 매그나칩 반도체 유한회사
发明人： 표성규
IPC分类号： H01L21/28
摘要： 본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 구리 배선을 형성한 후 알루미늄 양이온의 선택적 흡착을 이용하여 구리층 상부에만 알루미늄층을 선택적으로 형성하고, 산화 또는 질화 공정을 실시하여 알루미늄층 상부에 캐핑층을 형성함으로써 SiN 또는 SiC등의 캐핑층을 형성하여 발생되는 유효 유전율 증가, EM 특성 악화, 결함 증식등의 문제점들을 극복하여 소자의 수율 및 성능을 향상시킬 수 있는 반도체 소자의 금속 배선 형성 방법이 제시된다.

17. 发明公开

KR1020050022391A 반도체 소자의 인덕터 제조방법 有权
标题翻译：用于制造半导体器件的电感器以避免表面氧化和电感表面特性的变化的方法
公开(公告)号：KR1020050022391A
公开(公告)日：2005-03-08
申请号：KR1020030060584
申请日：2003-08-30
申请人： 매그나칩 반도체 유한회사
发明人： 표성규
IPC分类号： H01L27/04
摘要： PURPOSE: A method for fabricating an inductor of a semiconductor device is provided to avoid surface oxidation and a variation of a surface characteristic of an inductor exposed to the atmosphere by forming an oxide blocking layer on the surface of the inductor as a passive device. CONSTITUTION: An inductor(12) is formed on the substrate(11). An aluminum layer is formed on the surface of the inductor. An oxide blocking layer(130) is formed on the surface of the inductor having the aluminum layer. The aluminum layer is formed in an aqueous solution including aluminum positive ions by a plating method, having a thickness of 1-1500 angstroms.
摘要翻译：目的：提供一种用于制造半导体器件的电感器的方法，以通过在电感器的表面上形成氧化物阻挡层作为无源器件来避免表面氧化和暴露于大气的电感器的表面特性的变化。构成：在基板（11）上形成电感器（12）。在电感器的表面上形成铝层。在具有铝层的电感器的表面上形成氧化物阻挡层（130）。铝层通过电镀法在包含铝正离子的水溶液中形成，厚度为1-1500埃。

18. 发明公开

KR1020040058975A 확산방지막 형성방법 및 이를 이용한 반도체 소자의금속배선 형성방법 有权
标题翻译：用于形成扩散阻挡层的方法和使用其的半导体器件的金属互连
公开(公告)号：KR1020040058975A
公开(公告)日：2004-07-05
申请号：KR1020020085497
申请日：2002-12-27
申请人： 매그나칩 반도체 유한회사
发明人： 표성규
IPC分类号： H01L21/28
摘要： PURPOSE: A method for forming a diffusion barrier layer and a metal interconnection using the same are is provided to prevent void and defect by using a dual diffusion barrier layer. CONSTITUTION: An interlayer dielectric(104) with a via(106) is formed on a substrate(102). A dual diffusion barrier layer(108) is formed on the via. That is, the first diffusion barrier layer(108a) made of TiN is deposited on the via by CVD(Chemical Vapor Deposition), and the second diffusion barrier layer(108b) made of Ta is deposited on the TiN layer by ionized PVD(Physical Vapor Deposition).
摘要翻译：目的：提供一种用于形成扩散阻挡层的方法和使用其的金属互连件，以通过使用双扩散阻挡层来防止空隙和缺陷。构成：在衬底（102）上形成具有通孔（106）的层间电介质（104）。在通孔上形成双扩散阻挡层（108）。也就是说，由TiN制成的第一扩散阻挡层（108a）通过CVD（化学气相沉积）沉积在通孔上，并且由Ta制成的第二扩散阻挡层（108b）通过离子化PVD沉积在TiN层上气相沉积）。

19. 发明授权

KR101231243B1 ＭＥＭＳ 패키지 및 그 제조방법 有权
标题翻译： MEMS封装和制造相同
公开(公告)号：KR101231243B1
公开(公告)日：2013-02-08
申请号：KR1020050127316
申请日：2005-12-21
申请人： 매그나칩 반도체 유한회사
发明人： 김동준 , 표성규
IPC分类号： B81B7/02 , B81C1/00 , B81B1/00 , B81B7/00
摘要： 본 발명은 MEMS(micro electro mechanical system) 패키지 및 그 제조방법에 관한 것으로서, 패키지의 신뢰성을 확보할 수 있는 효과가 있다.
이를 위한 본 발명에 의한 MEMS 패키지는, 중앙부에 센서파트가 형성되고, 상기 센서파트로부터 그 외측으로 제 1 트렌치 및 제 2 트렌치가 차례로 소정간격 이격되어 형성된 제 1 실리콘 기판; 상기 제 1 및 제 2 트렌치를 각각 매립하면서 상기 제 1 실리콘 기판 상에 돌출되어 형성된 Al 본딩패드 및 Al 본딩라인; 상기 각각의 센서파트, 제 1, 및 제 2 트렌치와 마주보는 면에 캐비티, 딥 비아 및 제 3 트렌치가 각각 형성된 제 2 실리콘 기판; 및 상기 Al 본딩패드 및 제 Al 본딩라인과 각각 본딩되며, 상기 딥 비아 및 상기 제 3 트렌치를 매립하면서 상기 제 2 실리콘 기판 상에 돌출되어 형성된 각각의 Cu 본딩패드 및 Cu 본딩라인을 포함한다.
MEMS, 패키지, 구리, 알루미늄, 본딩, 허메틱 실링(hermetic sealing)

20. 发明授权

KR101179078B1 반도체 소자의 금속 배선 형성방법 有权
公开(公告)号：KR101179078B1
公开(公告)日：2012-09-03
申请号：KR1020050086086
申请日：2005-09-15
申请人： 매그나칩 반도체 유한회사
发明人： 표성규 , 이민형
IPC分类号： H01L21/28
摘要： 본 발명은 반도체 소자의 금속 배선 형성방법에 관한 것으로서, 구리 전기도금 공정에서의 결함을 제거하고 매립 특성을 개선하여 소자의 특성을 향상시킬 수 있는 효과가 있다.
이를 위한 본 발명에 의한 반도체 소자의 금속 배선 형성방법은, 반도체 웨이퍼 상에 소정 형태의 개구부가 구비된 층간 절연막을 형성하는 단계; 상기 개구부를 포함한 전체 구조 표면에 확산 장벽층 및 시드층을 차례로 형성하는 단계; 및 상기 개구부를 매립하도록 상기 시드층 상에 전기도금 공정으로 구리층을 형성하는 단계를 포함하고, 상기 전기도금 공정은 웨이퍼 위치별로 전류 웨이브 형태 및 전류 분포를 다르게 하여 수행되는 것을 특징으로 한다.
금속 배선, 구리, 전기도금

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式