专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

111. 发明公开

KR1020040025479A 금속 게이트 패턴을 갖는 반도체소자의 제조방법 有权
标题翻译：用金属栅格图制造半导体器件的方法
公开(公告)号：KR1020040025479A
公开(公告)日：2004-03-24
申请号：KR1020020057456
申请日：2002-09-19
申请人： 삼성전자주식회사
发明人： 구자흠 , 이창원 , 허성준 , 윤선필 , 김성만
IPC分类号： H01L21/28
CPC分类号： H01L21/823437 , H01L21/28247 , H01L29/4941 , H01L29/6656
摘要： PURPOSE: A method for manufacturing a semiconductor device with a metal gate pattern is provided to be capable of curing damage by using selective oxidation processing. CONSTITUTION: A metal gate substance including a metal film is deposited on a silicon substrate having a gate insulating layer(S10). A metal gate pattern is formed by etching the metal gate substance(S20). A capping layer is formed on the metal gate pattern(S30). Selective oxidation processing is performed on selectively oxidize silicon-containing substance while restraining oxidation of the metal film for curing damage of the metal gate pattern(S40).
摘要翻译：目的：提供一种用于制造具有金属栅极图案的半导体器件的方法，以能够通过使用选择性氧化处理来固化损伤。构成：在具有栅极绝缘层的硅基板上沉积包含金属膜的金属栅极物质（S10）。通过蚀刻金属栅极物质形成金属栅极图案（S20）。在金属栅极图案上形成覆盖层（S30）。在选择性地氧化含硅物质的同时进行选择性氧化处理，同时抑制用于固化金属栅极图案的损伤的金属膜的氧化（S40）。

112. 发明公开

KR1019980065650A 배선층 형성방법 无效
公开(公告)号：KR1019980065650A
公开(公告)日：1998-10-15
申请号：KR1019970000762
申请日：1997-01-14
申请人： 삼성전자주식회사
发明人： 이창원 , 윤여철
IPC分类号： H01L21/28
摘要： 소자의 특성을 향상시킬 수 있는 배선층 형성방법에 대해 개시된다. 이 방법은, 상부도전층과 하부 도전층을 접속하기 위한 콘택홀이 형성된 결과물의 전면에, LTS 방법을 사용하여 제1 금속막을 형성하는 단계와, 제1 금속막이 형성된 결과물의 전면에, 스퍼터링 방법을 사용하여 제2 금속막을 형성하는 단계, 및 제1 및 제2 금속막을 고온으로 가열하여 콘택홀을 매립시키는 단계를 구비하는 것을 특징으로 한다. 이 방법에 따르면, 보이드를 방지할 수 있음은 물론 콘택홀과 배선층의 미스얼라인 문제를 동시에 해결할 수 있고, 소자의 신뢰성을 향상시킬 수 있다.

113. 发明公开

KR1019980050502A 반도체소자의 배선층 형성방법 失效
标题翻译：用于形成半导体元件的布线层的方法
公开(公告)号：KR1019980050502A
公开(公告)日：1998-09-15
申请号：KR1019960069327
申请日：1996-12-20
申请人： 삼성전자주식회사
发明人： 김병준 , 이창원 , 손정훈 , 최길현
IPC分类号： H01L21/28
摘要： 본 발명은 반도체 소자의 배선층 형성 방법을 개시한다. 이는 제 1 배선층이 형성된 반도체 기판 상에 층간 절연층을 형성하는 단계; 상기 제 1 배선층의 소정 부분이 노출되도록 상기 층간 절연층을 패터닝하여 비아 콘택(Via Contact)을 형성하는 단계; 상기 층간 절연층이 형성된 반도체 기판에 전열처리(Pre-heating)함으로써 상기 제 1 배선층의 구성 물질이 돌출된 형태의 물질층을 형성하는 단계; 상기 물질층의 일부를 식각함으로써 남아있는 물질층이 상기 비아 콘택을 메우는 형태의 플러그를 형성하는 단계; 및 상기 플러그가 형성된 반도체 기판 상에 제 2 배선층을 형성하는 단계로 이루어진다. 즉, 열처리 기술을 이용하여 비아 콘택을 메움으로써 별도의 증착 물질이 필요없고 공정 시간이 단축되므로 제품 경쟁력을 향상시킬 수 있다는 장점이 있다.

114. 发明公开

KR1019980048862A 반도체 제조용 스퍼터 장치 无效
标题翻译：用于半导体制造的溅射装置
公开(公告)号：KR1019980048862A
公开(公告)日：1998-09-15
申请号：KR1019960067510
申请日：1996-12-18
申请人： 삼성전자주식회사
发明人： 이창원 , 고현국 , 최길현 , 김병준
IPC分类号： H01L21/20
摘要： 반도체 소자의 제조에 이용되는 스퍼터링 장치에 관하여 개시한다. 본 발명은 웨이퍼가 로딩되는 제1 로드락부와, 상기 로딩된 웨이퍼가 챔버에서 스퍼터된 후 언로딩되는 제2 로드락부를 구비하는 스퍼터링 장치에 있어서, 상기 제1 로드락부에 상기 웨이퍼의 디개싱을 위한 열원을 구비하는 것을 특징으로 하는 스퍼터링 장치를 제공한다. 본 발명의 스퍼터 장치는 로드락부에 열원을 설치하여 웨이퍼의 디개싱시간을 늘일 수 있기 때문에 스루풋의 감소없이 웨이퍼 상에 안정된 막을 형성할 수 있다.

115. 发明公开

KR1019980027547A 스퍼터링 장치 및 그를 이용한 금속 박막 증착방법 无效
标题翻译：溅镀装置及使用其的金属薄膜沉积方法
公开(公告)号：KR1019980027547A
公开(公告)日：1998-07-15
申请号：KR1019960046346
申请日：1996-10-16
申请人： 삼성전자주식회사
发明人： 윤여철 , 이창원 , 고현국
IPC分类号： H01L21/203
摘要： 금속배선 공정에서 오목 모양의 타아게트(target)를 이용하는 스퍼터링 장치 및 그를 이용한 금속박막 증착방법에 방법에 관하여 개시되어 있다. 이를 위하여 본 발명은, 플라즈마 방전이 발생하는 진공분위기의 챔버와, 웨이퍼에 증착하고자 하는 타아게트 물질과, 웨이퍼를 고정시키면서 열을 가할 수 있는 히터블럭을 포함하는 반도체 제조공정에 사용되는 스퍼터링 장치에 있어서, 상기 타아게트 물질은 오목모양으로 웨이퍼 구경의 1.5∼3.0배의 크기를 갖는 것을 특징으로 하는 반도체 제조공정에 사용되는 스퍼터링 장치를 제공한다. 또한, 타아게트와 웨이퍼 사이에는 소정의 간격이 형성되어 있으면서 타아게트의 모양을 오목모양으로 구성하여 스퍼터링을 진행하는 것을 특징으로 하는 반도체장치의 금속박막 증착방법을 제공한다. 따라서, 본 발명에 따르면 롱.쓰루.스퍼터링(Long through sputtering) 공정에서 오목 모양의 타아게트를 이용한 금속박막 증착방법을 사용함으로써, 후속공정인 알루미늄 리플로우 공정에서 발생하는 보이드 문제를 해결하여 수율을 향상시킴과 동시에 반도체 소자의 신뢰도를 높일 수 있다.

116. 发明公开

KR1019970077198A 개선된 프로 파일을 갖는 콘택홀 제조 방법 无效
标题翻译：用于制造具有改进轮廓的接触孔的方法
公开(公告)号：KR1019970077198A
公开(公告)日：1997-12-12
申请号：KR1019960015588
申请日：1996-05-11
申请人： 삼성전자주식회사
发明人： 이두환 , 윤여철 , 이창원 , 김병준
IPC分类号： H01L21/28
摘要： 금속층의 매몰 특성을 향상시킬 수 있는 콘택홀 형성방법에 관한 것으로, 기판 상에 제1절연층, 제2절연층을 순차적으로 형성하는 단계, 결과물을 에치백하여 상기 제2절연층 상면에 폴리머층을 형성하는 단계, 상기 폴리머층 상에 감광막 패턴을 형성하는 단계, 상기 감광막 패턴을 마스크로 이용하여 제1 및 제2절연층 및 폴리머층을 식각하여 콘택홀을 형성하는 단계, 상기 감광막 패턴과 폴리머층을 제거하는 단계, 상기 콘택홀 내측벽 및 제2절연층 상면에 확산방지층을 형성하는 단계, 및 상기 확산방지층 상면에 배선층을 형성하는 단계를 구비하여 콘택홀의 프로파필을 개선함으로써 금속 배서 층의 매몰특성을 향상시킨다.

117. 发明公开

KR1019970052537A 반도체 장치의 제조 방법 无效
公开(公告)号：KR1019970052537A
公开(公告)日：1997-07-29
申请号：KR1019950059324
申请日：1995-12-27
申请人： 삼성전자주식회사
发明人： 이창원 , 최길현
IPC分类号： H01L21/285
摘要： 본 발명은 반도체장치내에 형성되는 배리어층으로서 TiSi
x N
y 막을 50A의 두께로 형성하여 사용하면, 후속의 2차 금속막의 패턴을 형성한후에 층간 절연막 및 금속막간 표면위에 잔존하는 TiSiN
x 는 절연체에 가까운 저항을 보이므로 반도체회로간에 단락의 우려가 없을 뿐만 아니라, TiSi
x N
y 막은 절연막질인 설리콘 산화막과 텅스텐막간의 버퍼 레이어로서 가능하게 되어 CMP공정 후에 발생하는 산화막의 손상을 방지할 수 있게 되어 반도체장치의 품질을 향상시키고, 이에 따른 반도체공정의 안정화를 기할 수 있게 된다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式