专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

91. 发明公开

KR1020150108176A 상변화층을 구비한 반도체 집적 회로 장치의 제조방법 审中-实审
标题翻译：具有相变层的半导体集成电路的制造方法
公开(公告)号：KR1020150108176A
公开(公告)日：2015-09-25
申请号：KR1020140031038
申请日：2014-03-17
申请人： 에스케이하이닉스 주식회사
发明人： 강세훈
IPC分类号： H01L21/8247 , H01L21/20 , H01L21/31
CPC分类号： H01L45/1616 , H01L27/2463 , H01L45/06 , H01L45/065 , H01L45/124 , H01L45/1683
摘要： 반도체 집적 회로 장치는 하부 전극을 포함하는 반도체 기판을 제공하는 단계, 상기 반도체 기판 상부에 상기 하부 전극을 노출시키는 상변화 영역을 구비하는 층간 절연막을 형성하는 단계, 상기 층간 절연막 및 노출된 하부 전극 표면을 따라 결정질 상태를 갖는 제 1 상변화막을 형성하는 단계, 및 상기 상변화 영역이 충진되도록 상기 제 1 상변화막 상부에 상기 제 1 상변화막의 결정성을 따라 제 2 상변화막을 성장시키는 단계로 형성될 수 있다.
摘要翻译：半导体集成电路器件可以通过以下步骤制造：提供具有下电极的半导体衬底; 在所述半导体衬底的上侧形成具有暴露所述下电极的相变区域的层间电介质; 形成沿所述层间电介质和所述露出的下电极的表面具有结晶态的第一相变层; 以及沿着第一相变层的上侧上的第一相变层的结晶状态生长第二相变层，以使填充相变区域。

92. 发明公开

KR1020150100046A 절연막 구조물 형성 방법 및 이를 이용한 금속 배선 제조 방법 审中-实审
标题翻译：形成绝缘层结构的方法和制造金属互连的方法
公开(公告)号：KR1020150100046A
公开(公告)日：2015-09-02
申请号：KR1020140021349
申请日：2014-02-24
申请人： 삼성전자주식회사
发明人： 박경민 , 김진호
IPC分类号： H01L21/31 , H01L21/28
CPC分类号： G03F7/30 , G03F7/0017 , G03F7/0035 , G03F7/322 , G03F7/38
摘要： 절연막 구조물 형성 방법 및 금속 배선 제조 방법이 개시된다. 상기 절연막 구조물 형성 방법에 있어서, 기판 상에 제1 광민감성 물질막을 형성한다. 상기 제1 광민감성 물질막을 선택적으로 노광하여, 제1 패턴과 실리콘 산화물을 포함하는 제2 패턴을 형성한다. 상기 제2 패턴 상에 제2 광민감성 물질막을 형성한다. 상기 제2 광민감성 물질막을 선택적으로 노광하여, 제3 패턴과 실리콘 산화물을 포함하는 제4 패턴을 형성한다. 현상 공정을 수행하여 제1 패턴을 제거한다. 현상 공정을 수행하여 제3 패턴을 제거한다.
摘要翻译：公开了形成绝缘层结构的方法和制造金属互连的方法。在形成绝缘层结构的方法中，在基板上形成第一光敏材料层。通过将第一光敏材料层选择性地暴露于光而形成包括第一图案和氧化硅的第二图案。在第二图案上形成第二光敏材料层。通过将第二光敏材料层选择性地暴露于光而形成包括第三图案和氧化硅的第四图案。通过执行开发过程来删除第一个模式。通过执行开发过程来删除第三种模式。

93. 发明授权

KR101541608B1 포스트 ＥＰⅠ 상에서의 갭 충전 자가 평탄화 有权
标题翻译：后期EPAP自动平铺
公开(公告)号：KR101541608B1
公开(公告)日：2015-08-03
申请号：KR1020130148928
申请日：2013-12-03
申请人： 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
发明人： 천포창 , 리우포시웅 , 류딩이
IPC分类号： H01L21/31 , H01L21/336 , H01L21/205
CPC分类号： H01L29/0653 , H01L21/0214 , H01L21/02219 , H01L21/02282 , H01L21/02326 , H01L21/0234 , H01L21/762 , H01L29/165 , H01L29/66636 , H01L29/7848
摘要： 본발명개시는유동성유전체물질에의해분리된구조물들을갖는트랜지스터들을구비한집적칩(IC) 및관련형성방법에관한것이다. 몇몇의실시예들에서, 집적칩은반도체기판및 포지티브릴리프(positive relief)로서반도체기판내의위치로부터반도체기판위의위치까지연장하는임베딩된실리콘게르마늄(SiGe) 영역을갖는다. 제1 게이트구조물은임베딩된 SiGe 영역으로부터제1 갭에의해분리된위치에위치한다. 유동성유전체물질은게이트구조물과임베딩된 SiGe 영역및 상기유동성유전체물질위에배치된프리금속유전체(PMD) 층사이에배치된다. 유동성유전체물질은인접해있는게이트구조물들사이의갭 충전동안에보이드형성을완화시켜주는양호한갭 충전능력들을제공한다.
摘要翻译：本公开涉及一种集成芯片，其具有通过填充有可流动电介质材料的间隙与外延源极/漏极区分离的栅电极。在一些实施例中，集成芯片具有从衬底向外突出的外延源极/漏极区域。具有导电栅极的第一栅极结构通过间隙与外延源极/漏极区分离。可流动介电材料设置在间隙内，并且在可流动介电材料之上布置预金属电介质（PMD）层。 PMD层在第一栅极结构的侧壁和第二栅极结构的侧壁之间连续地延伸，并且具有与导电栅电极的上表面基本上对准的上表面。金属接触件电耦合到导电栅电极并且设置在PMD层和第一栅极结构之上的级间介电层内。

94. 发明授权

KR101536654B1 실리콘막의 형성 방법 및 그 형성 장치 有权
标题翻译：用于形成硅膜的方法和装置
公开(公告)号：KR101536654B1
公开(公告)日：2015-07-14
申请号：KR1020120064087
申请日：2012-06-15
申请人： 도쿄엘렉트론가부시키가이샤
发明人： 가키모토아키노부 , 다카기사토시 , 하세베카즈히데
IPC分类号： H01L21/3115 , H01L21/31
CPC分类号： C23C16/24 , C23C16/045 , C23C16/45523 , H01L21/28556 , H01L21/32055 , H01L21/76876 , H01L21/76877
摘要： (과제) 보이드나시임의발생을억제할수 있는실리콘막의형성방법및 그형성장치를제공한다. (해결수단) 실리콘막의형성방법은, 제1 성막공정과, 에칭공정과, 도프공정과제2 성막공정을구비하고있다. 제1 성막공정에서는, 피(被)처리체의홈을매입하도록불순물로도프되어있지않은논 도프실리콘막을성막한다. 에칭공정에서는, 제1 성막공정으로성막된논 도프실리콘막을에칭한다. 도프공정에서는, 에칭공정으로에칭된논 도프실리콘막을불순물로도프한다. 제2 성막공정에서는, 도프공정으로도프된실리콘막을매입하도록, 불순물이도프된실리콘막을성막한다.

95. 发明授权

KR101528832B1 유동성 유전체 층의 형성 방법 有权
标题翻译：流动电介质层的制造方法
公开(公告)号：KR101528832B1
公开(公告)日：2015-06-15
申请号：KR1020127020616
申请日：2010-12-21
申请人： 어플라이드 머티어리얼스, 인코포레이티드
发明人： 리앙,징메이 , 잉글,니틴,케이.
IPC分类号： H01L21/31
CPC分类号： H01L21/02164 , C23C16/345 , C23C16/56 , H01J37/32357 , H01L21/02274 , H01L21/02304 , H01L21/02326 , H01L21/02337
摘要： 실리콘산화물층들의형성방법들이설명된다. 방법들은무-탄소실리콘-함유전구체를라디칼-질소전구체와혼합하는단계; 및실리콘-및-질소-함유층을기판상에증착하는단계를포함한다. 라디칼-질소전구체는수소-및-질소-함유전구체를플라즈마내로유동시킴으로써플라즈마내에형성된다. 실리콘-및-질소함유층을증착하기에앞서서, 실리콘-및-질소-함유층의접착력, 평활도및 유동성을향상시키기위해서, 실리콘산화물라이너층이형성된다. 실리콘-및-질소-함유층이필름의경화및 어닐링에의해서실리콘-및-산소-함유층으로변환될수 있다. 방법들은또한스핀-온실리콘-함유물질을도포하기전에실리콘산화물라이너층을형성하는단계를포함한다.

96. 发明公开

KR1020150065125A 반도체 장치 审中-实审
标题翻译：半导体器件
公开(公告)号：KR1020150065125A
公开(公告)日：2015-06-12
申请号：KR1020140039504
申请日：2014-04-02
申请人： 삼성전자주식회사
发明人： 김양남
IPC分类号： H01L21/60 , H01L21/31
摘要： 구리가포함된도전층구조를구비하는반도체장치는기판상에차례로적층된하부층간절연층, 스토퍼층, 및상부층간절연층을포함한다. 하부층간절연층내에는제1 하부도전층및 제2 하부도전층이서로분리되어제공된다. 상부층간절연층및 스토퍼층을관통하며, 제1 하부도전층과연결되는제1 상부비아플러그, 및제2 하부도전층과연결되는제2 상부비아플러그가제공된다. 제1 상부비아플러그와제2 상부비아플러그사이에서층간절연층및 스토퍼층을관통하며, 하부층간절연층내로연장되는적어도하나의라인형의쉴드비아플러그가제공된다. 쉴드비아플러그는전기적으로플로팅된다.
摘要翻译：包括具有铜的导电层结构的半导体器件包括依次层叠在基板上的底层间介质层，停止层和顶层间介电层。第一底部导电层和第二底部导电层分别设置在底部层间介电层上。提供了通过顶层间介质层和阻挡层的第一顶部通孔插塞，并连接到第一底部导电层和连接到第二底部导电层的第二顶部通孔插塞。提供了至少一种线型屏蔽通孔插塞，其穿过层间绝缘层和位于第一顶部通孔插塞和第二顶部通孔插塞之间的阻挡层，并且在底部层间介电层中延伸。通过插头的屏蔽电浮动。

97. 发明公开

KR1020150063650A 배선들 사이에 에어갭을 형성하는 방법 및 이에 의한 배선 구조 审中-实审
标题翻译：在互连和结构之间制造空气间隙的方法
公开(公告)号：KR1020150063650A
公开(公告)日：2015-06-10
申请号：KR1020130148250
申请日：2013-12-02
申请人： 에스케이하이닉스 주식회사
发明人： 이병훈 , 임창문
IPC分类号： H01L21/31 , H01L21/28
CPC分类号： H01L21/7682 , H01L21/76834 , H01L21/76837 , H01L27/10885
摘要： 하부층상에상호간에이격되어위치하는배선들을형성하고, 배선들의측면에스페이서(spacer)들을형성하고, 배선들사이를적어도채우는블록코폴리머층을형성하고스페이서들과각각접촉하는제1도메인(domain)부들및 제1도메인부들사이에위치하는제2도메인부로상분리한다. 제2도메인부를선택적으로제거한후, 배선들및 상기제1도메인부들사이를채우는유전층을형성하고, 제1도메인부를열분해제거하여에어갭(air gap)을유도하는열처리하는배선들사이에에어갭(air gap)을형성하는방법및 이에따른배선구조를제시한다.
摘要翻译：提供了一种在互连之间制造气隙的方法和由此构成的结构。形成在下层彼此分离的互连。隔板形成在互连的一侧。形成填充在互连之间的嵌段聚合物层。接触间隔物的第一区域部分与第一区域部分之间的第二区域部分相分离。在选择性地去除第二区域部分之后，形成填充在互连和第一区域部分之间的介电层。通过热分解除去第一结构域部分。形成用于热处理的互连之间的气隙。

98. 发明授权

KR101524824B1 패턴 구조체 형성 방법 有权
标题翻译：形成图案结构的方法
公开(公告)号：KR101524824B1
公开(公告)日：2015-06-03
申请号：KR1020090005193
申请日：2009-01-21
申请人： 삼성전자주식회사
发明人： 박임수 , 이근택
IPC分类号： H01L21/31 , H01L21/28
CPC分类号： H01L21/76804 , H01L21/0337 , H01L21/31111 , H01L21/31144 , H01L21/3212 , H01L21/76825 , H01L21/76831 , H01L27/1052 , H01L27/11517
摘要： 본발명은패턴구조체형성방법에관한것이다. 본발명에따른패턴구조체형성방법은기판상에함몰부를갖는박막패턴을형성하는것, 박막패턴에박막패턴의하부를노출시키는보호막을형성하는것, 그리고노출된박막패턴의하부를선택적으로액처리하는것을포함한다.

99. 发明公开

KR1020150055219A 반도체 장치 제조방법 审中-实审
标题翻译：制造半导体器件的方法
公开(公告)号：KR1020150055219A
公开(公告)日：2015-05-21
申请号：KR1020130137235
申请日：2013-11-12
申请人： 삼성전자주식회사
发明人： 김진석 , 남갑진 , 김동환 , 김수환 , 나카니시토시로 , 백성권 , 안태현 , 정은애
IPC分类号： H01L21/31
CPC分类号： H01L21/28185 , H01L29/495 , H01L29/4966 , H01L29/518 , H01L29/66545 , H01L29/6659 , H01L29/66795 , H01L29/7833
摘要： 개시된반도체장치제조방법은활성영역을갖는반도체기판을마련하는단계와, 상기활성영역에게이트절연을위한유전막을형성하는단계와, 상기유전막상에저마늄(Ge)이함유된물질로이루어진큐어링층을형성하는단계와, 상기큐어링층을열처리하는단계와상기큐어링층을제거하는단계를포함한다. 상기저마늄이함유된물질은 SiGe 또는 Ge일수 있다.
摘要翻译：公开的制造半导体器件的方法包括以下步骤：制备具有有源区的半导体衬底; 在有源区上形成用于绝缘栅极的绝缘膜; 在所述电介质膜上形成由含有锗（Ge）的材料制成的固化层; 热处理固化层; 并去除固化层。含锗的材料可以是SiGe或Ge。

100. 发明授权

KR101519281B1 루틸 이산화티탄을 형성하는 방법들 및 반도체 구조들을 형성하는 연관된 방법들 有权
标题翻译：形成金红石二氧化钛的方法和形成半导体结构的相关方法
公开(公告)号：KR101519281B1
公开(公告)日：2015-05-11
申请号：KR1020137020474
申请日：2012-01-26
申请人： 마이크론 테크놀로지, 인크.
发明人： 후앙,트사이-유 , 바트,비시와나스 , 안토노프,바실 , 칼슨,크리스
IPC分类号： H01L21/205 , H01L21/31
摘要： 루틸 이산화티탄을 형성하는 방법들이 개시된다. 방법은 전이 금속(such as V, Cr, W, Mn, Ru, Os, Rh, Ir, Pt, Ge, Sn, 또는 Pb)을 산소 가스(O
2 )에 노출시켜 전이 금속을 산화시키는 단계를 포함한다. 루틸 이산화티탄은 산화된 전이 금속 위에 형성된다. 루틸 이산화티탄은 가스 할로겐화 티탄 전구체 및 물을 산화된 전이 금속에 도입함으로써 원자 층 증착에 의해 형성된다. 루틸 이산화티탄을 갖는 반도체 구조들을 형성하는 방법들이 또한 개시된다.
摘要翻译：公开了形成金红石二氧化钛的方法。该方法包括使过渡金属（例如V，Cr，W，Mn，Ru，Os，Rh，Ir，Pt，Ge，Sn或Pb）

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式