专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR102198639B1 정전기 방전 보호 소자 및 이를 포함하는 전자 디바이스 有权
公开(公告)号：KR102198639B1
公开(公告)日：2021-01-06
申请号：KR1020160167031
申请日：2016-12-08
申请人： 한국전자통신연구원 , 단국대학교 산학협력단
发明人： 김상기 , 구용서 , 박건식 , 박종문
IPC分类号： H01L27/02
摘要： 본발명은정전기방전보호소자및 이를포함하는전자디바이스에관한것이다. 본발명의실시예에따른정전기방전보호소자및 이를포함하는전자디바이스는제1 P웰, 제2 P웰, N웰, N+ 브릿지영역, P+ 브릿지영역, 제1 N+ 영역, 제1 P+ 영역, 제2 N+ 영역, 제2 P+ 영역및 게이트를포함한다. N웰은제1 P웰및 제2 P웰사이에배치된다. N+ 브릿지영역은제2 P웰및 N웰의접합영역에형성된다. P+ 브릿지영역은제1 P웰및 N웰의접합영역에형성된다. 제1 N+ 영역및 제1 P+ 영역은제1 P웰에형성되고, 애노드단자에연결된다. 제2 N+ 영역및 제2 P+ 영역은제2 P웰에형성되고, 캐소드단자에연결된다. 게이트는 N+ 브릿지영역및 제2 N+ 영역사이의제2 P웰상에배치된다. 본발명의실시예에따른정전기방전보호소자는트리거전압을낮추고, 전류구동능력을향상시킨다.

2. 发明公开

KR1020150116002A 베이스 몰드 및 몰드의 제조방법 有权
标题翻译：一种模具和一种模具的制作方法
公开(公告)号：KR1020150116002A
公开(公告)日：2015-10-15
申请号：KR1020140039956
申请日：2014-04-03
申请人： 한국전자통신연구원
发明人： 박종문 , 박건식 , 전동석 , 유성욱 , 김상기 , 이진호
IPC分类号： B29C33/42 , H01L21/027
CPC分类号： B29C33/3842 , B29C45/17 , B29C59/002 , B29C2033/385 , B29L2031/757
摘要： 본발명은베이스몰드및 몰드의제조방법에관한것으로, 보다구체적으로는기판상에서로이격되어차례로적층된제1막및 제2막을형성하는것; 상기제1막을패터닝하여제1패턴을형성하는것; 상기제1패턴의양 측벽들상에제1스페이서를형성하는것; 상기제1스페이서를식각마스크로상기제2막을식각하여, 제2패턴을형성하는것; 상기제1스페이서를제거하여, 상기기판상에상기제1패턴및 상기제2패턴을포함하는적층구조체를형성하는것; 및상기적층구조체를덮는몰드막을형성하는것을포함하는몰드의제조방법에관한것이다.
摘要翻译：本发明涉及一种基础模具及其制造方法，更具体地，涉及一种模具的制造方法，其特征在于，包括：形成第一膜和第二膜，所述第一膜和第二膜通过分离而依次层压在基板上对彼此; 通过图案化第一膜形成第一图案; 在所述第一图案的两个侧壁上形成第一间隔件; 通过蚀刻掩模蚀刻第一间隔物和第二膜来形成第二图案; 通过去除所述第一间隔件在所述基板上形成包括所述第一图案和所述第二图案的层压结构体; 以及形成覆盖层叠结构体的模膜。

3. 发明公开

KR1020100063867A 반도체 제조용 횡형 확산로 失效
标题翻译：用于制造半导体的水平扩散炉
公开(公告)号：KR1020100063867A
公开(公告)日：2010-06-14
申请号：KR1020080122215
申请日：2008-12-04
申请人： 한국전자통신연구원
发明人： 유성욱 , 박건식 , 박종문 , 윤용선 , 김상기 , 구진근 , 김보우 , 강진영
IPC分类号： H01L21/324
CPC分类号： H01L21/67098 , H01L21/67017 , H01L21/67778
摘要： PURPOSE: A horizontally shaped diffusion furnace is provided to form a gate insulating layer with a superior thin film by uniformly injecting reaction gas in top, down, left and right direction of silicon wafer substrate. CONSTITUTION: A reaction chamber(21) comprises a reacting gas inlet. In the reaction chamber, the thermal diffusion process about the silicon wafer substrate is executed. A heating part heats the inside of the reaction chamber. A loading part(23) loads a plurality of silicon wafer substrates. A carrying part(24) transfers the loading part to the inside of the reaction chamber. A nitrogen gas injecting part(25) injects the nitrogen gas into the inside of the loading part.
摘要翻译：目的：提供一种水平形状的扩散炉，通过在硅晶片衬底的上，下，左，右方向上均匀注入反应气体，形成具有优良薄膜的栅极绝缘层。构成：反应室（21）包括反应气体入口。在反应室中，执行关于硅晶片衬底的热扩散过程。加热部件加热反应室的内部。装载部件（23）装载多个硅晶片基板。承载部件（24）将装载部件转移到反应室的内部。氮气注入部（25）将氮气注入到装载部的内部。

4. 发明公开

KR1020100063576A 고전압 ＬＤＭＯＳ 트랜지스터 및 그 제조 방법 无效
标题翻译：高电压LDMOS晶体管及其制造方法
公开(公告)号：KR1020100063576A
公开(公告)日：2010-06-11
申请号：KR1020080122150
申请日：2008-12-03
申请人： 한국전자통신연구원
发明人： 박건식 , 박종문 , 유성욱 , 윤용선 , 김상기 , 김보우 , 강진영
IPC分类号： H01L21/336 , H01L29/78
CPC分类号： H01L29/7816 , H01L29/0653 , H01L29/1095 , H01L29/66681
摘要： PURPOSE: A high voltage LDMOS transistor and a manufacturing method thereof are provided to improve a breakdown voltage without an increase of an on-resistance by including a trench of a multi-wall filled with an oxide film in a drift area. CONSTITUTION: A gate(209) is formed on a substrate. A source(211) and a drain(210) are separately placed on the substrate to the either side with placing the gate in the interval. A drift area is formed between the gate and the drain. A plurality of trenches(213) is arranged to the lateral direction in the drift area. A plurality of trenches is filled with an oxide film. A field oxide film(207) is formed between the gate and the drain on the substrate.
摘要翻译：目的：提供一种高电压LDMOS晶体管及其制造方法，以通过在漂移区域中包括填充有氧化物膜的多壁的沟槽来提高击穿电压而不增加导通电阻。构成：在基板上形成栅极（209）。源极（211）和漏极（210）分别放置在衬底上的任一侧，同时将栅极放置在间隔中。在栅极和漏极之间形成漂移区域。多个沟槽（213）沿漂移区域的横向方向布置。多个沟槽填充有氧化物膜。在衬底上的栅极和漏极之间形成场氧化膜（207）。

5. 发明公开

KR1020100063479A 실리콘 포토멀티플라이어 및 그 제조 방법 有权
标题翻译：硅光电子器件及其制造方法
公开(公告)号：KR1020100063479A
公开(公告)日：2010-06-11
申请号：KR1020080122019
申请日：2008-12-03
申请人： 한국전자통신연구원
发明人： 윤용선 , 박건식 , 박종문 , 김보우 , 강진영
IPC分类号： H01L31/00
CPC分类号： H01L31/102 , H01L31/0224 , H01L31/18
摘要： PURPOSE: A silicon photomultiplier and a manufacturing method thereof are provided to enhance accuracy about location information with suppressing a cross talk by separating an interval of a micro pixel through trench isolation. CONSTITUTION: An active layer(22) is formed on upper part of a substrate(21). A production and an amplification of current by an input light are included on the active layer. A trench controls a cross talk between contiguous micro pixels by filling in inside with a material including an electrical insulation and a light-reflection function. An anode electrode(28) and a cathode electrode(29) are respectively formed on an upper side of the active layer. An insulating layer(27) is formed on the rest upper side of the active layer in which the anode electrode and cathode electrode are not formed.
摘要翻译：目的：提供硅光电倍增管及其制造方法，通过沟槽隔离分离微像素的间隔，抑制串扰，提高位置信息的精度。构成：在衬底（21）的上部形成有源层（22）。通过输入光产生和放大电流被包括在有源层上。沟槽通过用包括电绝缘和光反射功能的材料填充内部来控制连续微像素之间的串扰。阳极电极（28）和阴极电极（29）分别形成在有源层的上侧。绝缘层（27）形成在不形成阳极电极和阴极的有源层的其余上侧。

6. 发明授权

KR100723289B1 박막 트랜지스터 및 그 제조방법 失效
公开(公告)号：KR100723289B1
公开(公告)日：2007-05-30
申请号：KR1020050118998
申请日：2005-12-07
申请人： 한국전자통신연구원
发明人： 박종문 , 박건식 , 유성욱 , 윤용선 , 김상기 , 구진근 , 김보우
IPC分类号： H01L29/786

7. 发明授权

KR100606288B1 자기정렬 공정을 이용한 고집적 ＶＤＭＯＳ 트랜지스터제조 방법 失效
标题翻译：用于制造高密度VDMOS晶体管的自对准工艺
公开(公告)号：KR100606288B1
公开(公告)日：2006-07-31
申请号：KR1020040099118
申请日：2004-11-30
申请人： 한국전자통신연구원
发明人： 박건식 , 유성욱 , 박종문 , 윤용선 , 배윤규 , 임병원 , 김상기 , 구진근 , 김보우
IPC分类号： H01L29/78 , H01L21/336 , H01L21/28
摘要： 본 발명은 고집적도의 VDMOS(Vertical Diffused Metal Oxide Semiconductor) 트랜지스터를 2번의 포토 마스크 작업으로 제작할 수 있는 단순화된 제조방법에 관한 것이다. 본 발명은 더욱 개량된 자기 정렬 공정을 이용하고, 금속 증착시 발생하는 스텝 커버리지를 이용하여 컨택홀 및 메탈의 마스킹 작업을 생략함으로써 2번의 마스킹 작업만으로 고집적도의 VDMOS를 제작하는 방법을 제공한다.
트랜지스터, 제조 방법, VDMOS, 자기 정렬, 스텝 커버리지

8. 发明授权

KR100566096B1 노광 장치 失效
公开(公告)号：KR100566096B1
公开(公告)日：2006-03-31
申请号：KR1020040096680
申请日：2004-11-24
申请人： 한국전자통신연구원
发明人： 김상기 , 이주욱 , 박종문 , 유성욱 , 박건식 , 윤용선 , 배윤규 , 임병원 , 구진근 , 김보우
IPC分类号： H01L21/027

9. 发明公开

KR1020050019477A 화합물 반도체 소자의 티형 게이트 제조 방법 失效
标题翻译：化合物半导体器件中制造T型栅极的方法
公开(公告)号：KR1020050019477A
公开(公告)日：2005-03-03
申请号：KR1020030057274
申请日：2003-08-19
申请人： 한국전자통신연구원
发明人： 박종문 , 박건식 , 유성욱 , 윤용선 , 김상기 , 김보우 , 구진근
IPC分类号： H01L21/335
摘要： PURPOSE: A method for fabricating T gate in a compound semiconductor device is provided to reduce number of a manufacturing process by once coating one kind of resist. CONSTITUTION: A dielectric film(52) is formed on a semiconductor substrate(50). A resist layer is formed on the dielectric film. A resist layer pattern(54a) is formed by patterning firstly the resist layer. The compound semiconductor substrate is exposed by a first opening(62) that is formed by etching the dielectric film with the resist layer pattern as a mask. A second opening that is larger than the first opening is formed by patterning secondly the resist layer pattern. A metal film buries the first opening, simultaneously the metal film is also formed at the lower portion of the second opening and on the whole surface of the compound semiconductor substrate that the resist layer pattern is formed thereon. A T-type gate showing a leg-type in the first opening and a body-type on the dielectric film is formed by removing the resist layer pattern.
摘要翻译：目的：提供一种在化合物半导体器件中制造T栅的方法，以通过一次涂覆一种抗蚀剂来减少制造工艺的数量。构成：在半导体衬底（50）上形成电介质膜（52）。在电介质膜上形成抗蚀剂层。通过首先形成抗蚀剂层形成抗蚀剂层图案（54a）。化合物半导体衬底通过用抗蚀剂层图案作为掩模蚀刻电介质膜而形成的第一开口（62）暴露。大于第一开口的第二开口通过二次图案化形成抗蚀剂层图案。金属膜掩埋第一开口，同时金属膜也形成在第二开口的下部和化合物半导体衬底的形成有抗蚀剂层图案的整个表面上。通过去除抗蚀剂层图案，形成在第一开口中显示腿型的T型栅极和电介质膜上的体型。

10. 发明公开

KR1020040033600A 전계 방출 소자의 ＭＩＭ 에미터 및 그 제조방법 失效
标题翻译：场发射显示器的MIM发射体及其制造方法
公开(公告)号：KR1020040033600A
公开(公告)日：2004-04-28
申请号：KR1020020062752
申请日：2002-10-15
申请人： 한국전자통신연구원
发明人： 박상희 , 윤선진 , 박종문 , 박건식 , 강남석
IPC分类号： H01J1/30
摘要： PURPOSE: An MIM(Metal/Insulator/Metal) emitter of field emission display and a method for manufacturing the same are provided to deposit an etch stopper on a tunneling insulation film of an MIM emitter through a simple process method. CONSTITUTION: A method for manufacturing an MIM(Metal/Insulator/Metal) emitter of field emission display comprises a step of patterning a lower electrode(116) on a substrate(110), a step of forming a tunneling insulation film(120) and a field insulation film(118) on the lower electrode, a step of forming an etch stopper(123) made of a ZnO thin film on the field insulation film and the tunneling insulation film, a step of etching a protection layer(126), a bus electrode(124), and a contact electrode(122) by forming the contact electrode, the bus electrode, and the protecting layer in order, a step of wet-etching the etch stopper, the contact electrode, the bus electrode, and the protecting layer as a mask, and a step of forming an upper electrode(128) on the tunneling insulation film.
摘要翻译：目的：提供场发射显示器的MIM（金属/绝缘体/金属）发射体及其制造方法，以通过简单的工艺方法在MIM发射器的隧道绝缘膜上沉积蚀刻停止层。构成：用于制造场发射显示器的MIM（金属/绝缘体/金属）发射体的方法包括在衬底（110）上图形化下电极（116）的步骤，形成隧道绝缘膜（120）和在所述下电极上的场绝缘膜（118），在所述场绝缘膜和所述隧道绝缘膜上形成由ZnO薄膜制成的蚀刻停止器（123）的步骤，蚀刻保护层（126）的步骤，总线电极（124）和接触电极（122），通过依次形成接触电极，总线电极和保护层，湿法蚀刻蚀刻停止器，接触电极，总线电极和保护层作为掩模，以及在隧道绝缘膜上形成上电极（128）的步骤。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式