专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020130039762A 불휘발성 반도체 기억 장치 有权
标题翻译： 불휘발성반도체기억장치
公开(公告)号：KR1020130039762A
公开(公告)日：2013-04-22
申请号：KR1020137002526
申请日：2012-09-18
申请人： 플로디아 코포레이션
发明人： 시나가와,유따까 , 가사이,히데오 , 다니구찌,야스히로
IPC分类号： G11C16/06
CPC分类号： H01L27/11517 , G11C16/0416 , G11C16/0483 , G11C16/24 , G11C16/3468
摘要： Proposed is a non-volatile semiconductor memory device in which it is possible to more freely set the voltage used when accumulating charge in a selected memory cell transistor than a conventional one. In the non-volatile semiconductor memory device (1), when accumulating charge in a selected memory cell transistor (115), a high write inhibit voltage is applied through a P-type MOS transistor (9b) and a low write voltage is applied through an N-type MOS transistor (15a). A function for applying a voltage to the selected memory cell transistor (115) or a non-selected memory cell transistor (116) is thereby shared by the separate P-type MOS transistor (9b) and N-type MOS transistor (15a). This makes it possible to separately adjust, for example, the gate and source voltages of each of the P-type and N-type MOS transistors (9b, 15a) and finally to set the gate-substrate voltage to, for example, 4 V or other value.
摘要翻译：提出了一种非易失性半导体存储器件，其中可以更自由地设置当在选择的存储器单元晶体管中累积电荷时使用的电压比常规电压更高。在非易失性半导体存储器件（1）中，当在选择的存储单元晶体管（115）中累积电荷时，通过P型MOS晶体管（9b）施加高写入禁止电压，并且通过施加低写入电压一个N型MOS晶体管（15a）。由此，通过分离的P型MOS晶体管（9b）和N型MOS晶体管（15a）共用用于对选择的存储单元晶体管（115）或未选择的存储单元晶体管（116）施加电压的功能。这使得可以分别调整例如P型和N型MOS晶体管（9b，15a）中的每一个的栅极和源极电压，并最终将栅极衬底电压设置为例如4V 或其他值。

2. 发明授权

KR101815431B1 반도체 집적 회로 장치의 제조 방법 및 반도체 집적 회로 장치 有权
公开(公告)号：KR101815431B1
公开(公告)日：2018-01-04
申请号：KR1020177012771
申请日：2015-10-06
申请人： 플로디아 코포레이션
发明人： 다니구찌,야스히로 , 가와시마,야스히꼬 , 가사이,히데오 , 사꾸라이,료따로 , 시나가와,유따까 , 오꾸야마,고스께
IPC分类号： H01L21/8234 , H01L27/088 , H01L27/10 , H01L27/115 , H01L29/788
CPC分类号： H01L29/792 , H01L21/823456 , H01L27/088 , H01L27/11565 , H01L27/11573 , H01L29/42344
摘要： 주변회로영역(ER2)의로직게이트전극(G5, G6)을형성하는포토마스크공정시에, 메모리회로영역(ER1)에서전기적으로분리된제1 선택게이트전극(G2a, G2b), 및제2 선택게이트전극(G3a, G3b)을형성할수 있기때문에, 독립하여제어가능한제1 선택게이트전극(G2a, G2b) 및제2 선택게이트전극(G3a, G3b)을형성하는경우에도, 종래의메모리회로영역만을가공하는전용포토마스크공정외에, 메모리회로영역(ER1)만을가공하는전용포토마스크공정을여분으로더 추가할필요가없어, 그만큼, 제조비용을저감할수 있는, 반도체집적회로장치의제조방법및 반도체집적회로장치를제안한다.

3. 发明公开

KR1020170070123A 반도체 장치 및 그 제조 방법 审中-实审
标题翻译：半导体装置及其制造方法
公开(公告)号：KR1020170070123A
公开(公告)日：2017-06-21
申请号：KR1020177012617
申请日：2015-10-06
申请人： 플로디아 코포레이션
发明人： 다니구찌,야스히로 , 가와시마,야스히꼬 , 가사이,히데오 , 사꾸라이,료따로 , 시나가와,유따까 , 오꾸야마,고스께
IPC分类号： H01L29/788 , H01L29/792 , H01L21/768 , H01L21/8234 , H01L23/522 , H01L27/088 , H01L27/10 , H01L27/115
CPC分类号： H01L21/768 , H01L21/823456 , H01L23/522 , H01L27/088 , H01L27/11565 , H01L27/11573 , H01L29/42344 , H01L29/792 , H01L2924/0002 , H01L2924/00 , H01L29/788 , H01L21/8234 , H01L27/10 , H01L27/115
摘要： 반도체장치(1)에서는, 메모리게이트구조체(4a)와동일한구성으로이루어지는콘택트설치구조체(10a)의정상부로부터, 제1 선택게이트전극(G2a)까지를걸치도록콘택트(C5a)를설치하였기때문에, 종래와같이메모리게이트구조체(110)의정상부에까지올라탄올라탄부(102b)가없는만큼(도 13), 상층의배선층까지의거리를짧게해서애스펙트비를작게할 수있으며, 이렇게하여, 콘택트저항값의증대를방지할수 있고, 또한, 종래와같이메모리게이트구조체(110)의정상부에까지올라탄올라탄부(102b)가없는만큼, 콘택트설치구조체(10a)와, 상층의배선층을멀어지게할 수도있으므로, 상층의배선층과의접촉불량을방지할수 있는, 반도체장치및 그제조방법을제안한다.
摘要翻译：由于半导体器件（1），存储栅结构（4a）的从触点安装上制成的涡流相同的配置的结构（10a）的协议的接触，安装到铺设在第二到第一选择栅极电极（的G 2a）（C5a），它常规和至多为冲高远存储器栅极结构110，协议上炭步（102B），只要不存在（图13），缩短了布线kkajiui上层的距离可以做得更小，纵横比，从而，增加了接触电阻值一个可以防止，而且，以在常规存储器栅极结构110，协议上远向上烧掉了，因为没有炭步（102B），并且接触安装结构（10A），也远离上布线层，上层一种半导体器件及其制造方法，能够防止与布线层的接触不良。

4. 发明公开

KR1020170078749A 안티퓨즈 메모리 및 반도체 기억 장치 审中-实审
标题翻译：反熔丝存储器和半导体存储设备
公开(公告)号：KR1020170078749A
公开(公告)日：2017-07-07
申请号：KR1020177014516
申请日：2015-10-09
申请人： 플로디아 코포레이션
发明人： 다니구찌,야스히로 , 가사이,히데오 , 가와시마,야스히꼬 , 사꾸라이,료따로 , 시나가와,유따까 , 오꾸야마,고스께
IPC分类号： G11C17/16 , G11C11/56 , H01L27/112
CPC分类号： H01L27/11206 , G11C17/06 , G11C17/16 , G11C17/18 , H01L23/5252 , H01L23/5256 , H01L27/0629 , H01L27/10805 , H01L27/11502 , H01L27/11585 , G11C11/5692 , H01L27/112 , H01L27/11246
摘要： 안티퓨즈메모리(2b)에서는, 종래와같은제어회로를사용하지않고, 메모리게이트전극(G) 및워드선(WL1)의전압값에의해, 메모리게이트전극(G)으로부터워드선(WL1)에의전압인가가역방향바이어스의전압으로되는반도체접합구조의정류소자(3)를형성하고, 당해정류소자(3)에의해메모리게이트전극(G)으로부터워드선(WL1)에의전압인가를차단하도록하였기때문에, 종래와같은메모리캐패시터에의전압인가를선택적으로행하는스위치트랜지스터나, 스위치트랜지스터에온 오프동작을행하게하기위한스위치제어회로가불필요해져, 그만큼, 소형화를도모할수 있는안티퓨즈메모리및 반도체기억장치를제안한다.
摘要翻译：不使用反熔丝式存储器2b中的常规控制电路，从存储器栅极电极G到字线WL1的电压减少存储器栅极电极G和字线WL1的电压值由于形成施加反偏压电压的半导体结结构的整流元件3，并且通过整流元件3阻挡从存储器栅电极G施加到字线WL1的电压，不需要用于选择性地将电压施加到诸如常规存储电容器的存储电容器的开关晶体管和用于执行开关晶体管的开关操作的开关控制电路，并且反熔丝存储器和半导体存储器件的。

5. 发明授权

KR101670619B1 불휘발성 반도체 기억 장치 有权
标题翻译：非挥发性半导体存储器件
公开(公告)号：KR101670619B1
公开(公告)日：2016-10-28
申请号：KR1020157012738
申请日：2013-09-27
申请人： 플로디아 코포레이션
发明人： 다니구찌,야스히로 , 가사이,히데오 , 시나가와,유따까 , 오꾸야마,고스께
IPC分类号： G11C16/04 , H01L27/115 , H01L29/788
CPC分类号： G11C14/0063 , G11C7/18 , G11C8/16 , G11C16/04 , G11C16/0441 , G11C16/08 , G11C16/12 , G11C16/14 , G11C16/24 , G11C16/26 , H01L27/11519 , H01L27/11558 , H01L29/7881
摘要： 본발명은비트선개수를증가시키는일 없이, 리드트랜지스터의오작동을확실하게방지할수 있는불휘발성반도체기억장치를제안하는것이다. 불휘발성반도체기억장치(1)에서는, 스위치트랜지스터(SWa, SWb)의전환에의해, 제1 셀(2a)의프로그램트랜지스터(5a)에접속되어데이터기입용이되는제2 비트선(BLN1)이, 다른쪽의제2 셀(2b)에서판독용의비트선을겸하면서, 데이터의기입시 및소거시에전하이동경로가되는프로그램트랜지스터(5a, 5b) 및소거트랜지스터(3a, 3b)를설치함으로써, 비트선개수를증가시키는일 없이, 데이터기입이나소거에이용됨으로써발생해버리는리드트랜지스터(4a, 4b)의오작동을확실하게방지할수 있다.

6. 发明授权

KR101824376B1 반도체 장치 및 그 제조 방법 有权
公开(公告)号：KR101824376B1
公开(公告)日：2018-01-31
申请号：KR1020177012617
申请日：2015-10-06
申请人： 플로디아 코포레이션
发明人： 다니구찌,야스히로 , 가와시마,야스히꼬 , 가사이,히데오 , 사꾸라이,료따로 , 시나가와,유따까 , 오꾸야마,고스께
IPC分类号： H01L29/788 , H01L29/792 , H01L21/768 , H01L21/8234 , H01L23/522 , H01L27/088 , H01L27/10 , H01L27/115
CPC分类号： H01L21/768 , H01L21/823456 , H01L23/522 , H01L27/088 , H01L27/11565 , H01L27/11573 , H01L29/42344 , H01L29/792 , H01L2924/0002 , H01L2924/00
摘要： 반도체장치(1)에서는, 메모리게이트구조체(4a)와동일한구성으로이루어지는콘택트설치구조체(10a)의정상부로부터, 제1 선택게이트전극(G2a)까지를걸치도록콘택트(C5a)를설치하였기때문에, 종래와같이메모리게이트구조체(110)의정상부에까지올라탄올라탄부(102b)가없는만큼(도 13), 상층의배선층까지의거리를짧게해서애스펙트비를작게할 수있으며, 이렇게하여, 콘택트저항값의증대를방지할수 있고, 또한, 종래와같이메모리게이트구조체(110)의정상부에까지올라탄올라탄부(102b)가없는만큼, 콘택트설치구조체(10a)와, 상층의배선층을멀어지게할 수도있으므로, 상층의배선층과의접촉불량을방지할수 있는, 반도체장치및 그제조방법을제안한다.

7. 发明公开

KR1020170072245A 반도체 집적 회로 장치의 제조 방법 및 반도체 집적 회로 장치 审中-实审
标题翻译：制造半导体集成电路器件和半导体集成电路器件的方法
公开(公告)号：KR1020170072245A
公开(公告)日：2017-06-26
申请号：KR1020177012603
申请日：2015-10-06
申请人： 플로디아 코포레이션
发明人： 다니구찌,야스히로 , 가와시마,야스히꼬 , 가사이,히데오 , 사꾸라이,료따로 , 시나가와,유따까 , 오꾸야마,고스께
IPC分类号： H01L27/11568 , H01L27/11573 , H01L29/423
CPC分类号： H01L27/11575 , H01L27/1157 , H01L29/66833 , H01L29/7881 , H01L27/11568 , H01L27/11573 , H01L29/42344 , H01L29/792
摘要： 주변회로영역(ER2)의로직게이트전극(G5, G6)을형성하는포토마스크공정시에, 동시에메모리회로영역(ER1)의주회도전층(Ga, Gb)도분단되어, 전기적으로분리된제1 선택게이트전극(G2a, G2b) 및제2 선택게이트전극(G3a, G3b)을형성할수 있기때문에, 독립하여제어가능한제1 선택게이트전극(G2a, G2b) 및제2 선택게이트전극(G3a, G3b)을형성하는경우에도, 종래의메모리회로영역만을가공하는전용포토마스크공정외에, 메모리회로영역(ER1)만을가공하는전용포토마스크공정을여분으로더 추가할필요가없어, 그만큼, 제조비용을저감할수 있는, 반도체집적회로장치의제조방법및 반도체집적회로장치를제안한다.
摘要翻译：当用于形成外围电路区域（ER2）的逻辑门电极（G5，G6），在同一时间的光掩模的过程中，存储器电路区域（ER1）义州hoedo导电层（GA，GB）也被划分，所述第一选择电隔离因为它可以形成栅电极（的G 2a，群G2b）mitje第二选择栅电极（G3a在，G3B），独立地形成可控的第一选择栅电极（的G 2a，群G2b）mitje第二选择栅电极（G3a在，G3B）同样在这种情况下，除了仅处理传统存储器电路面积的专用光掩模工序中，没有必要进一步增加仅处理存储电路区域（ER1）冗余的专用光掩模步骤，因此，可以降低生产成本，半导体它提出了一种制造集成电路器件和半导体集成电路器件的方法。

8. 发明授权

KR101324842B1 불휘발성 반도체 기억 장치 有权
标题翻译：非易失性半导体存储器件
公开(公告)号：KR101324842B1
公开(公告)日：2013-11-01
申请号：KR1020137002526
申请日：2012-09-18
申请人： 플로디아 코포레이션
发明人： 시나가와,유따까 , 가사이,히데오 , 다니구찌,야스히로
IPC分类号： G11C16/06
CPC分类号： H01L27/11517 , G11C16/0416 , G11C16/0483 , G11C16/24 , G11C16/3468
摘要： 선택 메모리 셀 트랜지스터에 전하를 축적할 때의 전압을 종래보다도 자유롭게 설정할 수 있는 불휘발성 반도체 기억 장치를 제안한다. 불휘발성 반도체 기억 장치(1)에서는, 선택 메모리 셀 트랜지스터(115)에 전하를 축적시킬 때, 전압이 높은 기입 금지 전압을 P형 MOS 트랜지스터(9b)로부터 인가하고, 전압이 낮은 기입 전압을 N형 MOS 트랜지스터(15a)로부터 인가하여, 선택 메모리 셀 트랜지스터(115) 또는 비선택 메모리 셀 트랜지스터(116)에 전압을 인가하는 역할 분담을, P형 MOS 트랜지스터(9b) 및 N형 MOS 트랜지스터(15a)로 나눔으로써, P형 MOS 트랜지스터(9b) 및 N형 MOS 트랜지스터(15a) 각각의 게이트 전압이나 소스 전압을 개별로 조정할 수 있어, 최종적으로 게이트 기판 간 전압을 예를 들면 4[V] 등으로 설정할 수 있다.

9. 发明授权

KR101851911B1 반도체 집적 회로 장치의 제조 방법 및 반도체 집적 회로 장치 有权
公开(公告)号：KR101851911B1
公开(公告)日：2018-04-24
申请号：KR1020177012603
申请日：2015-10-06
申请人： 플로디아 코포레이션
发明人： 다니구찌,야스히로 , 가와시마,야스히꼬 , 가사이,히데오 , 사꾸라이,료따로 , 시나가와,유따까 , 오꾸야마,고스께
IPC分类号： H01L27/11568 , H01L27/11573 , H01L29/423
CPC分类号： H01L27/11575 , H01L27/1157 , H01L29/66833 , H01L29/7881
摘要： 주변회로영역(ER2)의로직게이트전극(G5, G6)을형성하는포토마스크공정시에, 동시에메모리회로영역(ER1)의주회도전층(Ga, Gb)도분단되어, 전기적으로분리된제1 선택게이트전극(G2a, G2b) 및제2 선택게이트전극(G3a, G3b)을형성할수 있기때문에, 독립하여제어가능한제1 선택게이트전극(G2a, G2b) 및제2 선택게이트전극(G3a, G3b)을형성하는경우에도, 종래의메모리회로영역만을가공하는전용포토마스크공정외에, 메모리회로영역(ER1)만을가공하는전용포토마스크공정을여분으로더 추가할필요가없어, 그만큼, 제조비용을저감할수 있는, 반도체집적회로장치의제조방법및 반도체집적회로장치를제안한다.

10. 发明公开

KR1020170131843A 불휘발성 SRAM 메모리 셀, 및 불휘발성 반도체 기억 장치 审中-实审
标题翻译：非易失性SRAM存储单元和非易失性半导体存储器件
公开(公告)号：KR1020170131843A
公开(公告)日：2017-11-30
申请号：KR1020177030651
申请日：2016-03-18
申请人： 플로디아 코포레이션
发明人： 시나가와,유따까 , 다니구찌,야스히로 , 가사이,히데오 , 사꾸라이,료따로 , 가와시마,야스히꼬 , 도야,다쯔로 , 오꾸야마,고스께
IPC分类号： G11C14/00 , H01L27/115 , H01L29/788 , H01L29/792
CPC分类号： H01L27/1104 , G11C11/412 , G11C14/00 , H01L27/11 , H01L27/115 , H01L29/788 , H01L29/792
摘要： 불휘발성반도체기억장치(1)에서는, SRAM 데이터를불휘발성메모리부(16)에기입하는프로그램동작에필요한전압을내릴수 있으므로, 당해불휘발성메모리부(16)와접속시키는 SRAM(15)을구성하는제1 액세스트랜지스터(21a), 제2 액세스트랜지스터(21b), 제1 로드트랜지스터(22a), 제2 로드트랜지스터(22b), 제1 드라이브트랜지스터(23a), 및제2 드라이브트랜지스터(23b)의각 게이트절연막의막 두께를 4[㎚] 이하로형성할수 있으며, 그만큼, SRAM(15)을낮은전원전압에의해고속동작시킬수 있어, 이에의하여, SRAM(15)의 SRAM 데이터를불휘발성메모리부(16)에기입할수 있음과함께, 당해 SRAM(15)에서의고속동작을실현할수 있는불휘발성 SRAM 메모리셀, 및불휘발성반도체기억장치를제안한다.
摘要翻译：非易失性半导体存储器件1可以降低将SRAM数据写入非易失性存储器部分16的编程操作所需的电压，并且因此构成SRAM 15的SRAM15将连接到非易失性存储器部分16 第一存取晶体管21a，第二存取晶体管21b，第一负载晶体管22a，第二负载晶体管22b，第一驱动晶体管23a的栅极绝缘膜23a， SRAM 15可以通过低电源电压高速操作，从而将SRAM 15的SRAM数据传送到非易失性存储单元16 易失性SRAM存储器单元和能够在所讨论的SRAM 15中实现高速操作的非易失性半导体存储器件。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式