专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP5473182B2 Semiconductor device and method with a reduced capacity with respect to the substrate 有权
公开(公告)号：JP5473182B2
公开(公告)日：2014-04-16
申请号：JP2005020881
申请日：2005-01-28
申请人：セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー
发明人：ゴードン・エム・グリヴナ
IPC分类号： H01L21/76 , H01L21/02 , H01L21/316 , H01L21/762 , H01L21/763 , H01L21/822 , H01L27/04 , H01L29/06
CPC分类号： H01L28/10 , H01L21/31662 , H01L21/76208 , H01L21/763 , H01L29/0657
摘要： In one embodiment, a matrix of free-standing semiconductor shapes are oxidized to form a low capacitance isolation tub. The adjacent rows of shapes in the matrix are offset with respect to each to minimize air gap and void formation during tub formation. In a further embodiment, the spacing between adjacent rows is less than the spacing between shapes within a row.

2. 发明专利

JP2010219540A Semiconductor device with trench insulation and manufacturing method therefor 有权
标题翻译：具有TRENCH绝缘及其制造方法的半导体器件
公开(公告)号：JP2010219540A
公开(公告)日：2010-09-30
申请号：JP2010094488
申请日：2010-04-15
申请人： Infineon Technologies Ag , インフィネオンテクノロジーズアクチエンゲゼルシャフト
发明人： SCHULER FRANZ , TEMPEL GEORG
IPC分类号： H01L21/28 , H01L21/76 , H01L21/3065 , H01L21/762 , H01L21/763 , H01L27/08
CPC分类号： H01L21/763 , H01L21/76229 , H01L21/76232
摘要： PROBLEM TO BE SOLVED: To provide a semiconductor device that has an active screening portion which is contact-connected in a bottom region of a trench insulation, and improves a screening effect and improves an integration density. SOLUTION: A trench insulation (STI, TTI) includes a deep insulation trench which has covering insulation layers 10, 11, a sidewall insulation layer 6 and a conductive filling layer 7. The conductive filling layer 7 is electrically connected to a given doped region 1 of the semiconductor substrate in a bottom region of the trench. A trench contact (DTC) includes a deep trench. The deep trench includes a sidewall insulation layer 6 and a conductive filling layer 7. The conductive filling layer 7 is electrically connected to a given doped region 1 of the semiconductor substrate in a bottom region of the contact trench. The trench contact (DTC) is used to reduce spatial requirement and to improve electrical screening properties. COPYRIGHT: (C)2010,JPO&INPIT
摘要翻译：解决的问题：提供一种半导体器件，其具有在沟槽绝缘体的底部区域中接触连接的主动屏蔽部分，并且提高了屏蔽效果并提高了集成密度。解决方案：沟槽绝缘（STI，TTI）包括具有覆盖绝缘层10,11，侧壁绝缘层6和导电填充层7的深绝缘沟槽。导电填充层7电连接到给定的在沟槽的底部区域中的半导体衬底的掺杂区域1。沟槽接触（DTC）包括深沟槽。深沟槽包括侧壁绝缘层6和导电填充层7.导电填充层7在接触沟槽的底部区域中电连接到半导体衬底的给定掺杂区域1。沟槽接触（DTC）用于减少空间需求并改善电气屏蔽性能。版权所有（C）2010，JPO＆INPIT

4. 发明专利

JP4108861B2 Manufacturing method and structure of the bipolar transistor 有权
公开(公告)号：JP4108861B2
公开(公告)日：2008-06-25
申请号：JP6741999
申请日：1999-03-12
申请人：三星電子株式会社Samsung Electronics Co.,Ltd.
发明人：昌基全
IPC分类号： H01L21/331 , H01L29/73 , H01L21/285 , H01L21/763 , H01L29/08 , H01L29/732
CPC分类号： H01L29/66272 , H01L21/28512 , H01L21/763 , H01L29/0821 , H01L29/7322

5. 发明专利

JP3923620B2 Method of manufacturing a semiconductor substrate 失效
公开(公告)号：JP3923620B2
公开(公告)日：2007-06-06
申请号：JP28370597
申请日：1997-10-16
申请人：フェアチャイルドコリア半導體株式会社
发明人：昌基全
IPC分类号： H01L21/02 , H01L21/762 , H01L21/20 , H01L21/304 , H01L21/76 , H01L21/763 , H01L21/84 , H01L27/12
CPC分类号： H01L21/76264 , H01L21/76275 , H01L21/76286 , H01L21/763 , H01L21/84 , H01L27/1203 , Y10S438/938

6. 发明专利

JP3818673B2 Semiconductor device 失效
公开(公告)号：JP3818673B2
公开(公告)日：2006-09-06
申请号：JP4965793
申请日：1993-03-10
申请人：株式会社デンソー
发明人：昭二三浦 , 貴是杉坂 , 正柴田 , 利夫榊原 , 眞喜男飯田
IPC分类号： H01L21/331 , H01L29/73 , H01L21/762 , H01L21/763 , H01L21/8222 , H01L27/02 , H01L27/082 , H01L27/12 , H01L29/732
CPC分类号： H01L29/7322 , H01L21/76264 , H01L21/76286 , H01L21/763 , H01L27/0248

7. 发明专利

JP2006013422A Semiconductor device and its manufacturing method 有权
标题翻译：半导体器件及其制造方法
公开(公告)号：JP2006013422A
公开(公告)日：2006-01-12
申请号：JP2004354768
申请日：2004-12-08
申请人： Hynix Semiconductor Inc , 株式会社ハイニックスセミコンダクター
发明人： KIM IL-WOOK , CHO JUN HEE , BOKU SEIGEN , AN SHINKO , LEE SANG DON
IPC分类号： H01L29/78 , H01L21/3065 , H01L21/308 , H01L21/311 , H01L21/336 , H01L21/76 , H01L21/762 , H01L21/763 , H01L21/764 , H01L21/765 , H01L21/8234 , H01L21/8242 , H01L27/02 , H01L29/00 , H01L29/06
CPC分类号： H01L29/7831 , H01L21/3065 , H01L21/3086 , H01L21/76232 , H01L21/763 , H01L21/764 , H01L21/765 , H01L21/823412 , H01L21/823481 , H01L27/0214 , H01L27/10873 , H01L29/0657 , H01L29/66575 , H01L2924/0002 , H01L2924/00
摘要： PROBLEM TO BE SOLVED: To provide a semiconductor device, in which an optimal threshold voltage (Vt) can be obtained, and to provide its manufacturing method. SOLUTION: A manufacturing method of the semiconductor device comprises the steps of: forming pad oxide film and pad nitride film in order on a silicon substrate; forming trench in element isolation region by etching the pad nitride film and pad oxide film and the silicon substrate; forming insulating film spacer in a side wall of the trench; forming vacant space in an active region of the silicon substrate by performing lateral direction etching using the insulating film spacer and etched pad nitride film as etching barrier; removing the insulating film spacer; forming a conductive electrode for applying external voltage for adjusting a potential of body region of the substrate through the insulating film on a front surface of the space; and forming element isolating film by embedding the oxide film inside the trench. COPYRIGHT: (C)2006,JPO&NCIPI
摘要翻译：要解决的问题：提供一种其中可以获得最佳阈值电压（Vt）并提供其制造方法的半导体器件。解决方案：半导体器件的制造方法包括以下步骤：在硅衬底上依次形成衬垫氧化膜和衬垫氮化物膜; 通过蚀刻衬垫氮化物膜和焊盘氧化膜和硅衬底在元件隔离区中形成沟槽; 在沟槽的侧壁中形成绝缘膜间隔物; 通过使用绝缘膜间隔物和蚀刻的衬垫氮化物膜作为蚀刻阻挡层进行横向蚀刻，在硅衬底的有源区中形成空位; 去除绝缘膜间隔物; 形成用于施加外部电压的导电电极，用于通过所述绝缘膜在所述空间的前表面上调节所述基板的体区的电位; 以及通过将氧化膜嵌入沟槽内而形成元件隔离膜。版权所有（C）2006，JPO＆NCIPI

8. 发明专利

JP2006013341A Manufacturing method of semiconductor device 有权
标题翻译：半导体器件的制造方法
公开(公告)号：JP2006013341A
公开(公告)日：2006-01-12
申请号：JP2004191573
申请日：2004-06-29
申请人： Sanyo Electric Co Ltd , 三洋電機株式会社
发明人： KOUCHI SATOSHI , HATA HIROTSUGU
IPC分类号： H01L21/76 , H01L21/762 , H01L21/763
CPC分类号： H01L21/763 , H01L21/76224
摘要： PROBLEM TO BE SOLVED: To provide a manufacturing method of semiconductor device which can prevent the break of wire even when a wiring layer is formed on the upper surface of a recess in an isolating region and can form a passive element such as a capacitance element or the like because a flat surface can be substantially formed in the isolating region.
SOLUTION: In the manufacturing method of semiconductor device, a part of the HTO film 13 covering the internal wall of a trench 12 is removed when a silicon oxide film 4 to be used for STI method is removed thereby forming a recess 16 in the isolating region. Thereafter, a TEOS film 17 is deposited on the upper surface of an epitaxial layer 3 including the recess 16, and an insulating spacer 18 is embedded into the recess 16 through the etching back.
COPYRIGHT: (C)2006,JPO&NCIPI
摘要翻译：解决的问题：为了提供即使当在隔离区域的凹部的上表面上形成布线层时也可以防止线断裂的半导体器件的制造方法，并且可以形成无源元件，例如电容元件等，因为平坦表面可以基本形成在隔离区域中。解决方案：在半导体器件的制造方法中，当去除用于STI法的氧化硅膜4时，去除覆盖沟槽12的内壁的HTO膜13的一部分，从而形成凹槽16 隔离区域。此后，在包括凹部16的外延层3的上表面上沉积TEOS膜17，并且通过蚀刻将绝缘间隔物18嵌入到凹部16中。版权所有（C）2006，JPO＆NCIPI

9. 发明专利

JP2005534196A Semiconductor device and a method of manufacturing the same having a trench insulating part 审中-公开
公开(公告)号：JP2005534196A
公开(公告)日：2005-11-10
申请号：JP2004528395
申请日：2003-07-19
申请人：インフィネオンテクノロジーズアクチエンゲゼルシャフト
发明人：シューラー，フランツ , テンペル，ゲオルク
IPC分类号： H01L21/28 , H01L21/76 , H01L21/762 , H01L21/763 , H01L27/08
CPC分类号： H01L21/763 , H01L21/76229 , H01L21/76232
摘要：本発明は、トレンチ絶縁を備える半導体素子およびその製造方法に関するものである。このトレンチ絶縁（ＳＴＩ，ＴＴＩ）は、深いトレンチを備えている。この深いトレンチは、被覆絶縁層（１０，１１）と、側壁絶縁層（６）と、導電性充填層（７）とを有している。この導電性充填層（７）は、トレンチの底領域において半導体基板の所定のドーピング領域（１）と導電接続されている。トレンチ接触部（ＤＴＣ）は、深いトレンチを備えている。この深いトレンチは、側壁絶縁層（６）と、導電性充填層（７）とを有している。この導電性充填層（７）は、同じく、接触トレンチの底領域において半導体基板の所定のドーピング領域（１）と導電接続されている。このトレンチ接触部（ＤＴＣ）を使用することにより、所要面積を低減するとともに電気的遮蔽特性を改善できる。

10. 发明专利

JP2005508091A Planarization etching methods involving in-situ monitoring by interferometry before the recess etching 有权
公开(公告)号：JP2005508091A
公开(公告)日：2005-03-24
申请号：JP2003541047
申请日：2002-10-30
申请人：ラムリサーチコーポレーションLam Research Corporation
发明人：エデルバーグ・エリック , バヘディ・バヒド , ブレイリィ・リンダ , ミラー・アラン
IPC分类号： H01L27/04 , H01L21/321 , H01L21/3213 , H01L21/763 , H01L21/822 , H01L21/8242 , H01L27/108
CPC分类号： H01L21/7684 , H01L21/32115 , H01L21/32137 , H01L21/763
摘要：【課題】ウェーハ研磨の程度を正確にモニタし得る状態で、エッチングチャンバからウェーハを取り出すことなく、エッチングチャンバにおいてウェーハを正確に平坦化する方法を提供する。
【解決手段】基板上にハードマスクを形成するステップおよびハードマスクを使用して基板にトレンチをエッチングするステップと、ハードマスク上およびトレンチ内に誘電層をトレンチに沿って形成するステップとを含む、基板におけるリセスエッチング作業を行う方法が提供される。次に、導電材料を誘電層上に、導電材料のブランケットがハードマスク上を覆い且つトレンチを充填するように付加し、この導電材料を実質的に平坦化するために導電材料がエッチングされる。導電材料のエッチングは、ハードマスクを覆う誘電層上から全ての導電材料が除去される直前を終点とする。ハードマスクを覆う誘電層上の導電材料を除去し且つトレンチ内から導電材料の少なくとも一部を除去すべく、導電材料がリセスエッチングされる。
【選択図】図９

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式