专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

2. 发明专利

JP2017152536A プリント配線板及びその製造方法审中-公开
公开(公告)号：JP2017152536A
公开(公告)日：2017-08-31
申请号：JP2016033510
申请日：2016-02-24
申请人：イビデン株式会社
发明人：石原輝幸 , 坂浩之 , 梅海櫻
IPC分类号： H01L23/12 , H05K3/46
CPC分类号： H05K1/115 , H01L23/49534 , H05K1/112 , H05K1/113 , H05K3/0061 , H05K3/025 , H05K3/205 , H05K3/284 , H05K3/303 , H05K3/388 , H05K3/4007 , H05K3/4038 , H01L2224/16225 , H01L2924/181 , H05K2201/0367 , H05K2201/09527 , H05K2201/10674 , H05K3/243 , H05K3/4682
摘要：【課題】電気的な短絡を防止しつつ、配線の微細化を実現することができ、且つ反りの発生を抑制できるプリント配線板及びその製造方法を提供する。【解決手段】プリント配線板1は、第1主面11と該第1主面11とは反対側の第2主面12とを有する積層体10と、第1主面11上に形成されて導体パッド101a,101bを含む配線層101と、第2主面12側に形成される導体ポスト30とを備える。第1ビア導体108は、積層体10の外縁部10Bに配置され、その最小径側の表面108aが第2主面12と同一平面上に位置する。第2ビア導体109は、積層体10の中央部10Aに配置され、その最小径側の表面109aが第2主面より凹む。導体ポスト30は、銅箔40と該銅箔40の上に形成されるめっき層31とからなる。【選択図】図1

3. 发明专利

JP6004078B2 積層回路基板、積層回路基板の製造方法有权
标题翻译：层叠电路基板，在制造多层电路板的方法
公开(公告)号：JP6004078B2
公开(公告)日：2016-10-05
申请号：JP2015500170
申请日：2014-01-24
申请人：株式会社村田製作所
发明人：用水邦明 , 小澤真大
IPC分类号： H05K1/16 , H05K1/02 , H01L23/12 , H05K3/46
CPC分类号： H05K1/162 , H01G2/06 , H01G4/40 , H01L23/49822 , H05K1/0313 , H05K1/111 , H05K1/115 , H05K1/165 , H05K3/4617 , H01F17/0006 , H01L2224/16225 , H01L2924/19105 , H05K2201/0129 , H05K2201/0355 , H05K2201/09527 , H05K2201/096 , H05K2201/09672 , H05K2201/097 , H05K2203/0278 , H05K2203/0307 , H05K3/383 , H05K3/4632

4. 发明专利

JPWO2014069107A1 部品内蔵基板および通信端末装置审中-公开
标题翻译：元器件内置基板与所述通信终端设备
公开(公告)号：JPWO2014069107A1
公开(公告)日：2016-09-08
申请号：JP2014544372
申请日：2013-09-12
申请人：株式会社村田製作所
发明人：馬場　貴博 , 貴博馬場 , 祐貴若林 , 祐貴若林
IPC分类号： H05K3/46
CPC分类号： H05K1/183 , H01L24/19 , H01L24/20 , H01L2224/0401 , H01L2224/04105 , H01L2224/16225 , H01L2224/73267 , H01L2924/12042 , H01L2924/1531 , H01L2924/19105 , H05K1/0243 , H05K1/0298 , H05K1/0326 , H05K1/181 , H05K1/186 , H05K3/4617 , H05K2201/0141 , H05K2201/09527 , H05K2201/096 , H05K2203/0278 , H05K2203/063 , H01L2924/00
摘要：電子部品を個々に検査可能でかつ配線スペースをより小さくするために、部品内蔵基板(1)は、電子部品(3)を収容する空間が形成されており、該電子部品(3)の主面が有する少なくとも三辺それぞれの外側に少なくとも一つずつ設けられた第一層間接続体(6a)を有する第一樹脂層(2c)と、主面が有する少なくとも三辺それぞれの外側に少なくとも一つずつ設けられた第二層間接続体(6b)と、複数の端子電極と直接接合する複数の第三層間接続体(6c)と、を少なくとも有する第二樹脂層(2d)と、を含む。第一樹脂層(2c)と第二樹脂層(2d)は、多層基板(2)内で積層方向に隣接しており、第一層間接続体(6a)と前記第二層間接続体(6b)とは直接的に接合されている。
摘要翻译：为了进一步减少单独的检查可能和配线空间的电子元器件，元器件内置基板（1）是空间用于容纳电子元件（3）形成，所述电子部件的主表面（3）至少一个第一层间连接构件中的至少一个设置有一个由一个为各自具有具有（6a）的第一树脂层（2c）中，在至少三个侧部的外侧的每个主表面具有在至少三个侧面的外部通过包括提供（图6b），用于直接与所述多个端子电极和（6C）连接多个所述第三层间连接器的，以及第二树脂层具有至少一个（2d）的第二层间连接部件，所述。第一树脂层和（2c）中的第二树脂层（2d）的是在多层基板（2）在所述第一层间连接器（6a）的第二层间连接器（层叠方向相邻6B ）被直接结合到。

5. 发明专利

JPWO2012133313A1 部品内蔵樹脂基板の製造方法有权
公开(公告)号：JPWO2012133313A1
公开(公告)日：2014-07-28
申请号：JP2013507562
申请日：2012-03-26
申请人：株式会社村田製作所
发明人：喜人大坪 , 喜人大坪
IPC分类号： H05K3/46 , H01L23/12 , H05K1/02
CPC分类号： H05K1/186 , H05K3/4617 , H05K2201/09527 , H05K2201/10636 , H05K2203/063 , Y02P70/611
摘要：部品内蔵樹脂基板の製造方法は、複数の樹脂シートを用意する工程と、部品(3)を収容するための第1種貫通孔を形成する工程と、積層したものを圧着する際に生じる樹脂流れを受け入れることによって樹脂流れの向きを制御するための第2種空洞(22)の少なくとも一部となるべき第2種貫通孔(21)を、前記第1種貫通孔を中心とした両側に形成する工程と、前記複数の樹脂シートを積層する工程と、部品(3)を配置する工程と、前記樹脂シートを圧着する工程とを含む。第2種空洞(22)は、前記積層する工程より後で前記圧着する工程より前の時点では、部品(3)から遠い位置では部品(3)側から見た断面積が大きく、前記部品(3)に近づくにつれて部品(3)側から見た断面積が小さくなるように形成される。

6. 发明专利

JP5000809B2 bga semiconductor package using a multi-layer printed circuit board and a method for manufacturing the same, and the multi-layer printed circuit board 有权
公开(公告)号：JP5000809B2
公开(公告)日：2012-08-15
申请号：JP2001096366
申请日：2001-03-29
申请人：エルジーイノテックカンパニーリミテッド , エルジーエレクトロニクスインコーポレイティド
发明人：ドック−ヘウンキム , ヨン−イルキム
IPC分类号： H05K3/46 , H01L23/12 , H05K1/11 , H05K3/00 , H05K3/28
CPC分类号： H05K3/4652 , H01L2224/16225 , H01L2224/73204 , H01L2924/15311 , H05K1/112 , H05K3/0097 , H05K3/4623 , H05K2201/0355 , H05K2201/09509 , H05K2201/09527 , H05K2203/1536 , Y10T29/49126 , Y10T29/4913
摘要： A multi-layer printed circuit board on which insulation resin layers and circuit pattern layers are alternatively stacked to form multiple layers, including: an insulation resin layer; a circuit pattern formed at the upper surface of the insulation resin layer; a blind via hole formed penetrating the insulation resin layer and the circuit pattern; a plated layer formed at the upper surface of the circuit pattern, at the inner wall face and the bottom of the blind via hole; an inner lead bump pad formed at the surface of the plated layer which is exposed to the lower surface of the insulation resin layer; and an outer lead bump pad formed on the circuit pattern which is formed at the upper surface of the insulation resin layer, whereby the problem of defective attachment of a bump due to a void present in a blind via hole is eliminated.

7. 发明专利

JP2012039139A Multilayer printed wiring board 审中-公开
标题翻译：多层印刷接线板
公开(公告)号：JP2012039139A
公开(公告)日：2012-02-23
申请号：JP2011222696
申请日：2011-10-07
申请人： Ibiden Co Ltd , イビデン株式会社
发明人： NIKI NORIO
IPC分类号： H05K3/46
CPC分类号： H05K1/115 , H05K3/421 , H05K3/4644 , H05K2201/0352 , H05K2201/0394 , H05K2201/09527 , H05K2201/09563 , H05K2201/096 , H05K2203/0554 , Y10T29/49124 , Y10T29/49155 , Y10T29/49162
摘要： PROBLEM TO BE SOLVED: To provide a multilayer printed wiring board capable of ensuring excellent connection capability even if a semiconductor element is connected to the board at multiple connection points.SOLUTION: A multilayer printed wiring board 20 comprises: a first resin layer 26-1; first via holes 33-1 formed in the first resin layer; a second resin layer 26-2 disposed on the top surface of the first resin layer; second via holes 33-2 formed in the second resin layer; a core layer 22 disposed on the surface of the first resin layer opposite to the surface on which the second resin layer is disposed; and via holes 42 formed in the core layer. The opening direction of the via holes 33-1 and 33-2 formed in the resin layers 26-1 and 26-2 is reversed to the opening direction of the via holes 42 formed in the core layer 22.
摘要翻译：要解决的问题：即使半导体元件在多个连接点处连接到板，也能够提供能够确保优异的连接能力的多层印刷线路板。解决方案：多层印刷线路板20包括：第一树脂层26-1; 形成在第一树脂层中的第一通孔33-1; 设置在第一树脂层的顶表面上的第二树脂层26-2; 形成在第二树脂层中的第二通孔33-2; 设置在与设置有第二树脂层的表面相对的第一树脂层的表面上的芯层22; 以及形成在芯层中的通孔42。形成在树脂层26-1,26-2中的通路孔33-1,33-2的开口方向与芯层22中形成的通孔42的开口方向相反。权利要求（ C）2012，JPO＆INPIT

8. 发明专利

JP4811015B2 Manufacturing method of the printed wiring board 有权
公开(公告)号：JP4811015B2
公开(公告)日：2011-11-09
申请号：JP2005367974
申请日：2005-12-21
申请人：イビデン株式会社
发明人：義幸岩田
IPC分类号： H05K3/46
CPC分类号： B32B38/10 , B32B2310/0843 , B32B2457/08 , H05K1/115 , H05K3/20 , H05K3/4602 , H05K3/4682 , H05K2201/09527 , H05K2201/09563 , H05K2201/096 , H05K2203/0554 , H05K2203/1536 , Y10T29/49165 , Y10T156/1056 , Y10T156/1057

9. 发明专利

JP2010045134A Multilayer wiring board, semiconductor package and method of manufacturing the same 审中-公开
标题翻译：多层接线板，半导体封装及其制造方法
公开(公告)号：JP2010045134A
公开(公告)日：2010-02-25
申请号：JP2008207379
申请日：2008-08-11
申请人： Shinko Electric Ind Co Ltd , 新光電気工業株式会社
发明人： KANEKO KENTARO , KOBAYASHI KAZUHIRO , OKUSHIMA YOSHIKI , KOTANI KOTARO
IPC分类号： H05K3/46 , H01L23/12
CPC分类号： H05K1/113 , B32B37/02 , B32B2457/08 , H01L21/4846 , H01L21/563 , H01L21/6835 , H01L23/49816 , H01L23/49827 , H01L23/49833 , H01L24/02 , H01L24/16 , H01L2221/68345 , H01L2224/0401 , H01L2224/16225 , H01L2224/32225 , H01L2224/73204 , H01L2924/01078 , H01L2924/01079 , H01L2924/15311 , H05K3/20 , H05K3/421 , H05K3/4644 , H05K3/4682 , H05K2201/037 , H05K2201/09527 , H05K2201/0979 , H05K2201/09981 , Y10T156/10 , H01L2924/00012 , H01L2924/00
摘要： PROBLEM TO BE SOLVED: To effectively prevent an insulating layer of a multilayer wiring board from peeling or cracking without increasing the number of processes. SOLUTION: In the multilayer wiring board having a wiring layer 31, a pad 32, an insulating layer 33 provided between the wiring layer 31 and the pad 32, and a plurality of interlayer connecting vias 34 provided on the insulating layer 33 and connecting the wiring layer 31 to the pad 32, the plurality of interlayer connecting vias 34 are provided on a peripheral edge 32a of the pad 32. COPYRIGHT: (C)2010,JPO&INPIT
摘要翻译：要解决的问题：为了有效地防止多层布线板的绝缘层剥离或破裂而不增加工艺数量。解决方案：在具有布线层31，焊盘32，设置在布线层31和焊盘32之间的绝缘层33以及设置在绝缘层33上的多个层间连接通孔34的多层布线板和将布线层31连接到焊盘32，多个层间连接通孔34设置在焊盘32的周边边缘32a上。（C）2010，JPO＆INPIT

10. 发明专利

JPWO2007052674A1 半導体装置用多層プリント配線板及びその製造方法有权
公开(公告)号：JPWO2007052674A1
公开(公告)日：2009-04-30
申请号：JP2007524696
申请日：2006-10-31
申请人：イビデン株式会社
发明人：礼雄仁木 , 礼雄仁木
IPC分类号： H05K3/46
CPC分类号： H05K1/115 , H05K3/421 , H05K3/4644 , H05K2201/0352 , H05K2201/0394 , H05K2201/09527 , H05K2201/09563 , H05K2201/096 , H05K2203/0554 , Y10T29/49124 , Y10T29/49155 , Y10T29/49162
摘要：多数の接続ポイントで半導体素子と接続する場合であっても、良好な接続が確保された多層プリント配線板を提供する。この多層プリント配線板(20)は、第1の樹脂層(26-1)と、第1の樹脂層に形成された第1のビアホール(33-1)と、第1の樹脂層の上面に配置された第2の樹脂層(26-2)と、第2の樹脂層に形成された第2のビアホール(33-2)と、第1の樹脂層の第2の樹脂層とは反対面に配置されたコア層(22)と、上記コア層に形成されたビアホール(42)とを備えている。前記樹脂層(26-1,26-2)に形成されたビアホール(33-1,33-2)の開口の向きと、前記コア層(22)に形成されたビアホール(42)開口の向きとは、逆になっている。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式