专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP5882374B2 低電力CMLレス送信器アーキテクチャ有权
标题翻译：低功耗CML少发射机架构
公开(公告)号：JP5882374B2
公开(公告)日：2016-03-09
申请号：JP2014030189
申请日：2014-02-20
申请人：テラスクエアカンパニーリミテッド
发明人：ベヒョンミン , ユンテフン , パクジンホ , キムテホ
IPC分类号： H03K19/0175 , H04L25/03
CPC分类号： H04J3/04 , H03K19/1737 , H04L25/0286

2. 发明专利

JP2012049784A Output buffer circuit and semiconductor device 审中-公开
标题翻译：输出缓冲电路和半导体器件
公开(公告)号：JP2012049784A
公开(公告)日：2012-03-08
申请号：JP2010189439
申请日：2010-08-26
申请人： Renesas Electronics Corp , ルネサスエレクトロニクス株式会社
发明人： KUBO SATORU
IPC分类号： H03K19/0175 , H04L25/02
CPC分类号： H04L25/0286 , H04L25/0274
摘要： PROBLEM TO BE SOLVED: To solve a problem in which when the de-emphasis function is enabled in an output buffer circuit having a de-emphasis function, AC common-mode noise can occur, which does not occur when the de-emphasis function is disabled, and reduction of the de-emphasis strength can be caused.SOLUTION: A current correction circuit is provided to correct currents supplied to two buffer circuits that provide the de-emphasis function, such that AC common-mode noise is suppressed and the reduction in the de-emphasis strength is prevented in a state in which the de-emphasis function is enabled.
摘要翻译：要解决的问题为了解决在具有去加重功能的输出缓冲电路中使能去加重功能的问题，可能发生AC共模噪声，强调功能被禁用，并且可以减少减重强度。解决方案：提供电流校正电路来校正提供给提供去加重功能的两个缓冲电路的电流，从而抑制AC共模噪声并且在一种状态下防止去加重强度的降低其中去加重功能被启用。版权所有（C）2012，JPO＆INPIT

3. 发明专利

JP2011508570A De-emphasis circuit for a voltage-mode driver that is used to communicate via a differential communication link 审中-公开
公开(公告)号：JP2011508570A
公开(公告)日：2011-03-10
申请号：JP2010540866
申请日：2008-12-23
申请人：アドバンスト・マイクロ・ディバイシズ・インコーポレイテッドAdvanced Micro Devices Incorporated
发明人：ボンディカアルビンド , リアンイーカイ , シューミン , リーミンジュー
IPC分类号： H04L25/02 , H03K19/0175
CPC分类号： H03K19/0019 , H04L1/08 , H04L25/0272 , H04L25/0286
摘要： A circuit for de-emphasizing information transmitted via a differential communication link includes a voltage mode differential circuit and a bi-directional current source circuit. The voltage mode differential circuit includes a first and second output terminal. The voltage mode differential circuit provides a first voltage via the first output terminal and second voltage via the second output terminal in response to a differential input voltage. The bi-directional current source circuit is operatively coupled between the first and second terminals. The bi-directional current source circuit selectively provides current in a first and second direction between the first and second terminals based on the first and second voltage.

4. 发明专利

JP2009538081A Lin network, integrated circuit and method 审中-公开
公开(公告)号：JP2009538081A
公开(公告)日：2009-10-29
申请号：JP2009511593
申请日：2006-05-24
申请人：フリースケールセミコンダクターインコーポレイテッド
发明人：シカール，ティエリー
IPC分类号： H04B3/54
CPC分类号： H04L25/0286 , H03K17/16
摘要：ＬＩＮネットワーク（６００）は、単一の通信バス（６１５）上で通信を行うための送信ドライバ（６１０）を有する。傾斜制御モジュール（６５０）が、電源電圧（６４０）に動作的に結合され、電圧遷移の場合に、検出された電源電圧に基づいて、一定ＤＶ／ＤＴ傾斜遷移を有する第１の電圧遷移モード、又は固定時間遷移を有する第２の電圧遷移モードの一方を選択的に適用するように送信ドライバ（６１０）を制御する。

5. 发明专利

JP2008543246A Transceiver 审中-公开
公开(公告)号：JP2008543246A
公开(公告)日：2008-11-27
申请号：JP2008515357
申请日：2006-06-06
申请人：エヌエックスピービーヴィ
发明人：ヴァーグナーマルティン
IPC分类号： H04L25/03 , H04L25/02
CPC分类号： G06F13/4072 , H04L25/0286
摘要：バスシステム（１１）を介して信号を送受信する送信機（１０）及び受信機（１３）と、送信機制御ユニット（１２）とを備える送受信機（１００）を提供する。送受信機が最小の電磁放射を確実にする。送信信号を監視する監視回路（１４）は、送受信機（１００）に設けられている。信号エッジを所望の信号形状に段階的に適合することを可能とするように監視回路を構成する。

6. 发明专利

JPWO2006038346A1 信号出力回路审中-公开
公开(公告)号：JPWO2006038346A1
公开(公告)日：2008-05-15
申请号：JP2006539155
申请日：2005-06-03
申请人：松下電器産業株式会社
发明人：昌洋青池 , 昌洋青池
IPC分类号： H03K19/0175
CPC分类号： H04L25/0272 , H04L25/0286
摘要：定常的に大きさがIの出力電流を流すLVDS出力回路は、2Iの大きさの電流を出力する電流源101と、ΔIの電流を流す電流源102・103・106・107と、I−ΔIの大きさの電流を流す電流源104・105とを有している。スイッチ117・118は、入力信号116に応じて出力の極性を切り替える。極性が遷移する際には、スイッチ108・109がOFF、スイッチ110・111がONになって出力振幅は(I+ΔI)となる。または、スイッチ108・109がON、スイッチ110・111がOFFになって出力振幅は(−I−ΔI)となる。すなわち、電流源102〜107に流れる電流のバランスが変化してプリエンファシスが行われるが、電流源102〜107に流れる電流の合計、消費電力は一定に保たれる。かかる手段により、信号伝送速度を高速化するとともに、電源ノイズを低く抑えることができる。

7. 发明专利

JP2007060073A Output buffer circuit having de-emphasis function 有权
标题翻译：具有去激活功能的输出缓冲电路
公开(公告)号：JP2007060073A
公开(公告)日：2007-03-08
申请号：JP2005240775
申请日：2005-08-23
申请人： Nec Electronics Corp , Necエレクトロニクス株式会社
发明人： TANAKA MAKOTO
IPC分类号： H04L25/03 , H03K19/0175 , H04L25/02
CPC分类号： H04L25/0286 , H04L25/0272
摘要： PROBLEM TO BE SOLVED: To provide a circuit capable of reducing the number of circuit elements and enabling low power consumption by optimizing the entire circuit including a pre-buffer.
SOLUTION: The circuit is provided with output buffers (13, 11) for main data; an output buffer (12) for de-emphasis; and a selector (14) which performs switching control so that a control signal SELECT indicating de-emphasis setting and de-emphasis non-setting is input, main data are input into the output buffer (12) for de-emphasis to operate the buffer as an output buffer for main data when the control signal show the de-emphasis non-setting, emphasis data obtained by delaying the main data by a delay circuit (15) are input into the output buffer (12) for de-emphasis to operate the buffer as an output buffer for de-emphasis when the control signal shows the de-emphasis setting.
COPYRIGHT: (C)2007,JPO&INPIT
摘要翻译：要解决的问题：提供一种能够通过优化包括预缓冲器的整个电路来减少电路元件数量并实现低功耗的电路。电路设有用于主数据的输出缓冲器（13,11）。用于去加重的输出缓冲器（12）以及选择器（14），其执行切换控制，使得输入指示去加重设置和去加重非设置的控制信号SELECT，主数据被输入到用于去加重的输出缓冲器（12）中以操作缓冲器作为用于主数据的输出缓冲器，当控制信号示出去加重非设置时，通过延迟电路（15）将主数据延迟而获得的强调数据被输入到输出缓冲器（12）中以进行去加重操作当控制信号显示去加重设置时，缓冲器作为用于去加重的输出缓冲器。版权所有（C）2007，JPO＆INPIT

8. 发明专利

JP2007037133A Circuitry and method for programmably adjusting duty cycle of serial data signal 审中-公开
标题翻译：用于编程调整串行数据信号占空比的电路和方法
公开(公告)号：JP2007037133A
公开(公告)日：2007-02-08
申请号：JP2006201042
申请日：2006-07-24
申请人： Altera Corp , アルテラコーポレイションAltera Corporation
发明人： SHUMARAYEV SERGEY YURYEVICH , PATEL RAKESH
IPC分类号： H04L25/03 , H04L25/02
CPC分类号： G06F13/4086 , H03K5/1565 , H04L25/0274 , H04L25/0286 , H04L25/0292
摘要： PROBLEM TO BE SOLVED: To provide a programmable duty cycle adjustment circuitry suitable for correcting duty-cycle distortions for a data signal caused by a transmission medium.
SOLUTION: The programmable duty cycle adjustment circuitry (306a, 306b; 404a, 404b) can be provided to correct duty cycle distortion in serial data transmission systems. The duty cycle adjustment can be executed prior to transmitting data signals via the transmission medium (104). The duty cycle adjustment can also be executed when data signals are received from the transmission medium. The programmable duty cycle adjustment circuitry can be configured so as to adjust the rising and falling of the data signals. The programmable duty cycle adjustment circuitry can also be configured so as to adjust the common mode level of the data signals. The amount of the duty cycle adjustment can be determined by end-users or via negative feedback.
COPYRIGHT: (C)2007,JPO&INPIT
摘要翻译：要解决的问题：提供一种可编程占空比调整电路，其适用于校正由传输介质引起的数据信号的占空比失真。解决方案：可以提供可编程占空比调整电路（306a，306b; 404a，404b）以校正串行数据传输系统中的占空比失真。可以在通过传输介质（104）发送数据信号之前执行占空比调整。当从传输介质接收到数据信号时，也可以执行占空比调整。可编程占空比调整电路可以配置为调整数据信号的上升和下降。可编程占空比调整电路也可以配置成调整数据信号的共模电平。占空比调整的量可以由最终用户或负反馈来确定。版权所有（C）2007，JPO＆INPIT

9. 发明专利

JP2015509343A 実質的に正弦波状の同期パルスを発生させるための装置および方法有权
标题翻译：的装置和方法基本上产生同步脉冲的正弦
公开(公告)号：JP2015509343A
公开(公告)日：2015-03-26
申请号：JP2014555145
申请日：2013-01-21
申请人：ローベルトボッシュゲゼルシャフトミットベシュレンクテルハフツング , ローベルトボッシュゲゼルシャフトミットベシュレンクテルハフツング
发明人：ゲラルド・ニッチェ , マッソウド・モメーニ
IPC分类号： H04L7/00 , H03B28/00 , H03K4/04 , H03K12/00
CPC分类号： H04L7/0079 , H04L7/0091 , H04L25/0286 , H04L2007/047
摘要：【課題】本発明は、同期パルスを発生させるための電圧発生器(30)を備え、該電圧発生器が、前記同期パルスを所定の規格限界値の範囲内で所定の形状と所定の時間的挙動とを備えるように発生させる、車両内の制御器のための受信装置(3)であって、該受信装置(3)が、信号伝送を同期させるための前記同期パルスをデータバス(5)を介して少なくとも1つのセンサ(7)へ出力するようにした前記受信装置と、このような同期パルスを発生させるための方法とに関する。【解決手段】本発明によれば、前記電圧発生器(30)は、参照電圧(Uref)をベースにして前記同期パルスを実質的に正弦波振動として発生させる電圧増幅器(36)を含んでいる。【選択図】図1図面訳(下付きの文字を備えた参照符号はそのままで結構です。)図1および図2に共通N bit:Nビット図3−図5に共通Amplitude [V]:振幅[V]Zeit [μs]:時間[μs]図8−図10の「UP」はそのままで結構です。
摘要翻译：公开设有用于预定的标准限值内产生一个同步脉冲，该电压发生器，该同步脉冲的预定时间和预定的形状的电压发生器（30）产生这样和行为，在车辆中的控制器（3），所述接收装置接收装置（3），用于同步信号传输的同步脉冲数据总线（5）它所述接收装置输出经由传感器（7）的至少一个，并用于产生这种同步脉冲的方法。根据一个本发明中，电压发生器（30），在基本同步脉冲基准电压（Uref的）包括基本上电压作为正弦波振荡放大器产生（36）。背景技术1.图中翻译（具有字母下标标号是为精细。）在图1和图2共通的n位：共同为N位图3图5振幅[V]：振幅 [V]宰特[微秒]： “UP” 的时间[μs]图8-10是因为它是一个细。

10. 发明专利

JP2015504286A 包絡線追跡増幅器のための包絡線パス内の整形テーブルと併用するＲＦパス内の歪補償有权
标题翻译：在配合使用所述包络通路的成形表包络跟踪功率放大器的RF路径失真补偿
公开(公告)号：JP2015504286A
公开(公告)日：2015-02-05
申请号：JP2014552603
申请日：2013-01-16
申请人：ヌジラリミテッド , ヌジラリミテッド
发明人：ウィンペニー、ジェラード
IPC分类号： H03F1/06 , H03F1/32 , H03F3/24
CPC分类号： H03F1/3241 , H03F1/0222 , H03F1/0227 , H03F2200/102 , H04L25/026 , H04L25/0286 , H04L25/03343
摘要：包絡線被変調電源を備える包絡線追跡増幅段を制御する方法が開示され、方法は、増幅器の出力電力が供給電圧に依存する前記増幅器の動作領域において、システムの線形性目的に依存して包絡線被変調電源を制御するために包絡線信号に適用されるシェーピング関数を決定するステップと、増幅器の出力電力が増幅器への入力電力に依存する増幅器の動作領域において、システムの別の線形性目的に依存して増幅される入力信号に適用される歪補償関数を決定するステップとを備える。【選択図】図2
摘要翻译：公开了一种控制包络跟踪包括包络调制电源放大级的方法中，在所述放大器的所述放大器的输出功率的操作区域中的方法是依赖于电源电压，这取决于该系统包络的目的的线性确定整形函数被应用到所述包络信号在所述放大器的所述放大器的输出功率的工作区域控制线性调制的功率是依赖于输入功率到放大器，另一个线性目标系统以及确定施加到输入信号中的失真补偿功能中的依赖被放大。 .The

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式