专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP3923685B2 Decoding method and a decoding apparatus 有权
公开(公告)号：JP3923685B2
公开(公告)日：2007-06-06
申请号：JP25931599
申请日：1999-09-13
申请人：富士通株式会社
发明人：賢山内
IPC分类号： H03M13/41
CPC分类号： H03M13/4161

2. 发明专利

JP2006505172A Receiver based on the trellis 有权
公开(公告)号：JP2006505172A
公开(公告)日：2006-02-09
申请号：JP2004547848
申请日：2003-09-22
申请人：コーニンクレッカフィリップスエレクトロニクスエヌヴィKoninklijke Philips Electronics N.V.
发明人：アンドリーズ、ペー．ヘクストラ , コンスタント、ペー．エム．イェー．バヘン
IPC分类号： H03M13/41 , H03M13/00 , H03M13/39
CPC分类号： H03M13/4161 , H03M13/39 , H03M13/3955
摘要：エンコードされたブロック信号を受けるとともにプロセッサシステム（２）を備える受信器（１）は、トレリス（１８）内で第１の候補／経路を見つけるためのビタビアルゴリズムを使用するとともに、トレリス（１８）内で更なる候補／経路を見つけるためのコスト信号を生成することによりブロック信号をデコードする。記憶容量を減少させるため、コスト信号が一連のブランンチにおいて組み合わされるとともに、累積されたコストが閾値と比較される。更なる経路を検索する一方で、閾値を超える或いは超えない累積コストを考慮して更に他の経路の検索が行なわれる。候補のリストを間接的に構成するという見識およびリストを更に直接的に構成するという基本的な考えが更なる制御をもたらす。これらの受信器は、あまり複雑ではなく、トレリス毎の増大する閾値を導入しかつ異なるトレリス方向で連続的に組み合わせて、コスト信号を生成して累積するとともに、辞書式の順序で組み合わせ、リスト減少のためのチェックサムを使用することにより、また、エラー検知を行なうことにより、更に向上される。

3. 发明专利

JP5859221B2 データ処理でのシーケンス検出のシステムおよび方法有权
标题翻译：系统和序列检测的方法在数据处理
公开(公告)号：JP5859221B2
公开(公告)日：2016-02-10
申请号：JP2011106028
申请日：2011-05-11
申请人：アバゴ・テクノロジーズ・ジェネラル・アイピー(シンガポール)プライベート・リミテッド
发明人：ヴィスワナスアナンペジュ
IPC分类号： G11B20/10 , H03M13/39 , G11B20/18
CPC分类号： G11B20/10009 , G11B20/10055 , G11B20/10277 , G11B20/10296 , H04L25/03184 , H03M13/4161

5. 发明专利

JP2018509857A 情報処理装置、情報処理方法、及びプログラム审中-公开
公开(公告)号：JP2018509857A
公开(公告)日：2018-04-05
申请号：JP2017549834
申请日：2015-03-23
申请人：日本電気株式会社
发明人：ペンショウ
IPC分类号： H03M13/41
CPC分类号： H03M13/6508 , H03M13/395 , H03M13/4107 , H03M13/4161
摘要：余計なパスメトリック格納ユニット(PMSU)無しで、そして、任意の基数でビタビ復号器を実現するためのランダムアクセスメモリ(RAM)ベースの実装を用いてデータコンフリクト問題を解決すべく、パスメトリックデータを格納するためのパスメトリック格納ユニットと、パスメトリックデータの位置を変えるための並べ替えユニットと、ビタビ復号器におけるパスメトリックデータを制御するための制御ユニットと、を備えた情報処理装置。

6. 发明专利

JP2012038409A System and method for sequence detection by data processing 有权
标题翻译：通过数据处理进行序列检测的系统和方法
公开(公告)号：JP2012038409A
公开(公告)日：2012-02-23
申请号：JP2011106028
申请日：2011-05-11
申请人： Lsi Corp , エルエスアイコーポレーション
发明人： VISWANAS ANANPEJU
IPC分类号： G11B20/18 , G11B20/10 , H03M13/39
CPC分类号： G11B20/10009 , G11B20/10055 , G11B20/10277 , G11B20/10296 , H03M13/4161 , H04L25/03184
摘要： PROBLEM TO BE SOLVED: To provide an advanced system and method for performing data sequence detection.SOLUTION: The data sequence detection includes: receiving a series of data samples by a detector circuit; multiplying a portion of the series of data samples by a first correlator value corresponding to first binary transition to create a first value; multiplying a portion of the series of data samples by a second correlator value corresponding to second binary transition to create a second value; adding the first value to a previous state value to create a first intermediate value; adding the second value to the previous state value to create a second intermediate value; and selecting the intermediate value which is larger between the first intermediate value or the second intermediate value to create a persistent intermediate value.
摘要翻译：要解决的问题：提供用于执行数据序列检测的高级系统和方法。解决方案：数据序列检测包括：通过检测器电路接收一系列数据样本; 将所述一系列数据样本的一部分乘以对应于第一二进制转换的第一相关器值以产生第一值; 将所述一系列数据样本的一部分乘以对应于第二二进制转换的第二相关器值以产生第二值; 将第一值添加到先前状态值以创建第一中间值; 将第二值添加到先前状态值以创建第二中间值; 以及选择在第一中间值或第二中间值之间较大的中间值以创建持久中间值。版权所有（C）2012，JPO＆INPIT

7. 发明专利

JP4701343B2 Receiver based on the trellis 有权
公开(公告)号：JP4701343B2
公开(公告)日：2011-06-15
申请号：JP2004547848
申请日：2003-09-22
申请人：エスティー‐エリクソン、ソシエテ、アノニム
发明人：アンドリーズ、ペー．ヘクストラ , コンスタント、ペー．エム．イェー．バヘン
IPC分类号： H03M13/41 , H03M13/00 , H03M13/39
CPC分类号： H03M13/4161 , H03M13/39 , H03M13/3955

8. 发明专利

JP3747604B2 Viterbi decoding apparatus 失效
公开(公告)号：JP3747604B2
公开(公告)日：2006-02-22
申请号：JP35143597
申请日：1997-12-19
申请人：ソニー株式会社
发明人：俊之宮内 , 雅之服部
IPC分类号： G06F11/10 , H03M13/41 , H03M13/23
CPC分类号： H03M13/4176 , H03M13/4161

9. 发明专利

JP2005045727A Viterbi decoder 审中-公开
标题翻译： VITERBI解码器
公开(公告)号：JP2005045727A
公开(公告)日：2005-02-17
申请号：JP2003280274
申请日：2003-07-25
申请人： Matsushita Electric Ind Co Ltd , 松下電器産業株式会社
发明人： TAKAGI NOBUHIRO
IPC分类号： G06F11/10 , H03M13/41 , H04L1/00
CPC分类号： H03M13/6337 , H03M13/23 , H03M13/41 , H03M13/4107 , H03M13/413 , H03M13/4161 , H03M13/4169 , H03M13/4192 , H03M13/6502 , H03M13/6516 , H03M13/6561 , H04L1/0054
摘要： PROBLEM TO BE SOLVED: To provide a Viterbi decoder which is capable of dealing with a plurality of kinds of restrict lengths and the number of coefficients for an arbitrary estimate transmission line and can be composed of dedicated hardware of a small circuit scale.
SOLUTION: Branch metrics of all paths from the state at a previous time to the state at the present time are operated, a most tolerant path is selected out of the paths to the respective states by a branch metric 101a and a path metric 103a, and a path select signal 102a and a path metric 102b are outputted. A path metric storage device 103 outputs the path metric 103a to be inputted to an ACS arithmetic unit 102 when performing the ACS arithmetic at the next time. A temporary path select signal storage device 104 stores the path select signals 102 as many as (n) states, outputs the path select signals 104a as many as (m) states ((m)≤(n)), and changes the input bit position in accordance with the encoding restrict length for a system to which Viterbi decoding is applied, or the estimated number of coefficients for the estimate transmission line.
COPYRIGHT: (C)2005,JPO&NCIPI
摘要翻译：要解决的问题：提供能够处理多种限制长度的维特比解码器和用于任意估计传输线的系数数，并且可以由小电路规模的专用硬件组成。解决方案：从前一时刻的状态到当前状态的所有路径的分支度量被操作，通过分支度量101a和路径度量来选择从各自状态的路径中的最宽容路径 103a，并且输出路径选择信号102a和路径量度102b。路径度量存储装置103在下一次执行ACS运算时输出要输入到ACS运算单元102的路径量度103a。临时路径选择信号存储装置104存储多达（n）个状态的路径选择信号102，输出多达（m）个状态（（m）≤（n））的路径选择信号104a，并将输入位根据应用维特比解码的系统的编码限制长度或估计传输线的系数的估计数量的位置。版权所有（C）2005，JPO＆NCIPI

10. 发明专利

JP4806673B2 Decoding apparatus and decoding method 有权
公开(公告)号：JP4806673B2
公开(公告)日：2011-11-02
申请号：JP2007337548
申请日：2007-12-27
申请人：ルネサスエレクトロニクス株式会社
发明人：光教高梨
IPC分类号： H03M13/41 , H03M13/23
CPC分类号： H03M13/413 , H03M13/09 , H03M13/3753 , H03M13/4161

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式