专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP5807065B2 位相比較装置およびDLL回路有权
标题翻译：相位比较器和DLL电路
公开(公告)号：JP5807065B2
公开(公告)日：2015-11-10
申请号：JP2013524718
申请日：2012-07-17
申请人：株式会社メガチップス
发明人：柏倉正一郎
IPC分类号： H03K5/00 , H03K5/135 , H03K5/14 , G06F1/06 , H03L7/10 , H03K5/26
CPC分类号： H03L7/085 , H03D13/00 , H03L7/0812 , H03L7/089 , H03L7/091 , H03L7/10 , H03K2005/00097 , H03K2005/00104

2. 发明专利

JP5617066B2 相対位相検出器、相対位相検出方法および情報読み取り装置有权
标题翻译：的相对的相位检测器，所述相对相位检测方法和信息读取装置
公开(公告)号：JP5617066B2
公开(公告)日：2014-11-05
申请号：JP2011508336
申请日：2010-03-29
申请人：国立大学法人埼玉大学
发明人：達俊塩田 , 達俊塩田
IPC分类号： G01J9/04
CPC分类号： H03D13/00

3. 发明专利

JP2006164425A Phase difference detection circuit, phase difference detecting method, optical disk device, and method of controlling optical disk drive 审中-公开
标题翻译：相位差检测电路，相位差检测方法，光盘装置和控制光盘驱动器的方法
公开(公告)号：JP2006164425A
公开(公告)日：2006-06-22
申请号：JP2004355730
申请日：2004-12-08
申请人： Nec Electronics Corp , Necエレクトロニクス株式会社
发明人： KOBAYASHI KENJI
IPC分类号： G11B20/14 , G11B7/005 , G11B20/10
CPC分类号： G11B20/10222 , G11B20/10009 , G11B20/1403 , H03D13/00
摘要： PROBLEM TO BE SOLVED: To provide a phase difference detection circuit for detecting relative jitter by detecting both edge positions of input data and an input clock.
SOLUTION: A phase difference detection circuit is a phase difference detection circuit for detecting a phase difference between the input data and the input clock, and the circuit is equipped with; an input data edge position detecting part detecting an edge position of the input data based on an N-phase clock obtained by dividing a predetermined period into N areas (N is an integer of 2 or more); an input clock edge position detecting part detecting an edge position of the input clock based on the N-phase clock; and a phase difference detecting part detecting the phase difference between the input data and the input clock based on the edge position of the input data and the edge position of the input clock. Since the circuit detects both edge positions of the input data and the input clock by such a constitution, the circuit becomes possible to consider both jitter and the circuit becomes possible to detect the relative jitter.
COPYRIGHT: (C)2006,JPO&NCIPI
摘要翻译：要解决的问题：提供一种通过检测输入数据和输入时钟的两个边缘位置来检测相对抖动的相位差检测电路。解决方案：相位差检测电路是用于检测输入数据和输入时钟之间的相位差的相位差检测电路，并且电路配备有; 输入数据边缘位置检测部分，基于通过将预定周期划分为N个区域（N为2以上的整数）而获得的N相时钟来检测输入数据的边缘位置; 输入时钟边沿位置检测部分，基于所述N相时钟检测所述输入时钟的边沿位置; 以及相位差检测部，其基于输入数据的边缘位置和输入时钟的边缘位置来检测输入数据和输入时钟之间的相位差。由于该电路通过这种结构检测输入数据和输入时钟的两个边缘位置，所以可以考虑电路抖动，并且电路可以检测相对抖动。版权所有（C）2006，JPO＆NCIPI

4. 发明专利

JP2006135758A Phase comparator and semiconductor device having phase comparator 有权
标题翻译：具有相位比较器的相位比较器和半导体器件
公开(公告)号：JP2006135758A
公开(公告)日：2006-05-25
申请号：JP2004323766
申请日：2004-11-08
申请人： Fujitsu Ltd , 富士通株式会社
发明人： YAMANAKA HIROAKI
IPC分类号： H03K5/26 , H03L7/085
CPC分类号： H03D13/00
摘要： PROBLEM TO BE SOLVED: To improve the detection accuracy of phase difference of a phase comparator. SOLUTION: A phase difference signal generation circuit 24 outputs to a control terminal of a tri-state buffer 12 a signal C_SIGNAL to be a period high level corresponding to phase difference between a comparison target signal COMP1 and a comparison target signal COMP2 from a signal synchronized with a rise of the comparison target signal COMP1 detected by an edge detection flag generation circuit 22 and a signal synchronized with a rise of the comparison target signal COMP2 detected by an edge detection flag generation circuit 23. A status management circuit 25 outputs to an input terminal of the tri-state buffer 12 a signal A_SIGNAL corresponding to a phase lead or lag of the comparison target signal COMP1 and the comparison target signal COMP2. COPYRIGHT: (C)2006,JPO&NCIPI
摘要翻译：要解决的问题：提高相位比较器的相位差的检测精度。解决方案：相位差信号产生电路24将信号C_SIGNAL的三态缓冲器12的控制端输出为对应于比较目标信号COMP1和比较目标信号COMP2之间的相位差的周期高电平，与由边缘检测标志产生电路22检测的比较目标信号COMP1的上升同步的信号和由边沿检测标志产生电路23检测到的比较目标信号COMP2的上升同步的信号。状态管理电路25输出向三态缓冲器12的输入端子提供与比较目标信号COMP1和比较目标信号COMP2的相位超前或滞后相对应的信号A_SIGNAL。版权所有（C）2006，JPO＆NCIPI

5. 发明专利

JPS57124260A Phase detector 失效
标题翻译：相位检测器
公开(公告)号：JPS57124260A
公开(公告)日：1982-08-03
申请号：JP20080981
申请日：1981-12-12
申请人： Philips Nv
发明人： KURISUTOHAA POORU SAMAAZU
IPC分类号： G01R25/00 , G01R29/02 , H03D13/00 , H04L7/033
CPC分类号： H04L7/033 , H03D13/00

6. 发明专利

JP5684187B2 入力信号と基準周波数との周波数差を得る方法並びにこの方法を実行する弁別装置、ＧＰＳ受信機及びコンピュータプログラム有权
标题翻译：鉴别器，GPS接收器和用于执行该方法和获得所述输入信号与所述基准频率之间的频率差的方法的计算机程序
公开(公告)号：JP5684187B2
公开(公告)日：2015-03-11
申请号：JP2012087634
申请日：2012-04-06
申请人：クゥアルコム・インコーポレイテッドQualcomm Incorporated , クゥアルコム・インコーポレイテッドQualcomm Incorporated
发明人：ジョウエル・ブレナー
IPC分类号： G01S19/29 , G01S19/37
CPC分类号： H03D13/00 , G01S19/29 , G01S19/37

7. 发明专利

JP2012239192A Frequency estimation method, wideband frequency discriminator and radiolocation receiver 有权
标题翻译：频率估计方法，宽带频率解调器和放射性接收机
公开(公告)号：JP2012239192A
公开(公告)日：2012-12-06
申请号：JP2012154734
申请日：2012-07-10
申请人： Qualcomm Inc , クゥアルコム・インコーポレイテッドQualcomm Incorporated
发明人： BRENNER JOEL
IPC分类号： H03L7/091 , G01S19/29 , G01S19/36
CPC分类号： H03D3/006 , G01S19/36 , H03D13/00 , H03L7/085
摘要： PROBLEM TO BE SOLVED: To provide a frequency discriminator based on a combination of a DFT operator and a half-bin DFT operator, corresponding to a set of twiddle factors with a frequency which is twice the sampling frequency.SOLUTION: Frequency estimators are so chosen as not to have any zero or discontinuity point. Therefore the discriminator of the invention is more stable and operative in an extended operating range. The discriminator of the invention allows, when applied to a GPS receiver, a more secure lock to the carrier frequency even in presence of a large initial error, and avoids the problem of false locks.
摘要翻译：要解决的问题：提供一种基于DFT运算符和一半位DFT运算符的组合的频率鉴别器，其对应于频率为采样频率的两倍的一组旋转因子。
解决方案：频率估计器被选择为不具有任何零点或不连续点。因此，本发明的鉴别器在延长的工作范围内更稳定和有效。本发明的识别器即使在存在大的初始误差的情况下，也可以在应用于GPS接收机时对载波频率进行更安全的锁定，并且避免了假锁的问题。版权所有（C）2013，JPO＆INPIT

8. 发明专利

JP2011166232A Phase detection circuit and pll circuit 审中-公开
标题翻译：相位检测电路和PLL电路
公开(公告)号：JP2011166232A
公开(公告)日：2011-08-25
申请号：JP2010023474
申请日：2010-02-04
申请人： Toshiba Corp , 株式会社東芝
发明人： SUZUKI ATSUSHI
IPC分类号： H03L7/085 , H03K5/26
CPC分类号： H03D13/00 , H03L7/06
摘要： PROBLEM TO BE SOLVED: To provide a phase detection circuit which reduces the lag of two pulse signals generated based on a phase comparison of two clock signals as much as possible, and is reliably reset, and a PLL circuit having the phase detection circuit. SOLUTION: A phase detection circuit includes a latch circuit that selects a preparation operation state before phase comparison or a circuit operation state after the phase comparison, to hold one of outputs used for generation of two pulse signals on an advance phase side and a delay phase side, based on an OR signal and an AND signal of two clock signals to be subjected to phase comparison. COPYRIGHT: (C)2011,JPO&INPIT
摘要翻译：要解决的问题：提供一种相位检测电路，其能够尽可能地减少基于两个时钟信号的相位比较而产生的两个脉冲信号的滞后，并且被可靠地复位，并且具有相位检测的PLL电路电路。相位检测电路包括：锁存电路，其在相位比较之前选择准备操作状态或相位比较之后的电路操作状态，以保持用于在提前相位侧产生两个脉冲信号的输出之一，以及延迟相位侧，基于要进行相位比较的两个时钟信号的或信号和“与”信号。版权所有（C）2011，JPO＆INPIT

9. 发明专利

JP2005537740A Phase-locked loop 审中-公开
公开(公告)号：JP2005537740A
公开(公告)日：2005-12-08
申请号：JP2004532412
申请日：2003-07-31
申请人：コーニンクレッカフィリップスエレクトロニクスエヌヴィKoninklijke Philips Electronics N.V.
发明人：エリック、アー．エム．クラムペリンク , シセロ、エス．ボシェ , ブラム、ノータ , レムコ、セー．ハー．ファン、デ、ビーク
IPC分类号： H03D13/00 , H03L7/087 , H03L7/089 , H03L7/113 , H03L7/191
CPC分类号： H03L7/191 , H03D13/00 , H03L7/087 , H03L7/089 , H03L7/0893 , H03L7/113
摘要：参照信号（Ｒｅｆ）と互いに位相シフトされた信号（Ｉ、Ｑ）との間の位相差を決定し、周波数制御信号（Ｕ、Ｄ）を生成するための位相検出器（１００）を備える位相ロックループ（ＰＬＬ）が開示される。この位相検出器（１００）は、参照信号（Ｒｅｆ）と相対的に位相シフトされた信号（Ｉ、Ｑ）の一つとの二元乗積により前記周波数制御信号（Ｕ、Ｄ）の第一の信号を得るための手段（１０）と、相対的に位相シフトされた信号（Ｉ、Ｑ）の二元乗積により前記周波数制御信号（Ｕ、Ｄ）の第二の信号を得るための手段（２０）とを備える。

10. 发明专利

JP2004045382A System and method of validating orthogonal signal 审中-公开
标题翻译：确定正交信号的系统和方法
公开(公告)号：JP2004045382A
公开(公告)日：2004-02-12
申请号：JP2003128033
申请日：2003-05-06
申请人： Deere & Co , ディーア・アンド・カンパニーDeere And Company
发明人： MASON DAWN M , EASTON DAVID J
IPC分类号： G01P3/489 , G01D5/245 , G01P21/02 , G05B9/02 , H03D13/00
CPC分类号： G05B9/02 , G01P21/02 , H03D13/00
摘要： PROBLEM TO BE SOLVED: To provide a method for evaluating an orthogonal signal with respect to an accuracy and a validity.
SOLUTION: A system determines the validity of the orthogonal signal based on a timing of a detected state change. In order to perform this, amounts of time (114, 116) elapsing between continuous transitions are compared with amounts of time elapsing at its adjacent time (118). When these two times are sufficiently near, these signals are regarded as valid (120).
COPYRIGHT: (C)2004,JPO

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式