专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JPWO2014163188A1 半導体デバイスの製造方法有权
标题翻译：一种制造半导体器件的方法
公开(公告)号：JPWO2014163188A1
公开(公告)日：2017-02-16
申请号：JP2014541447
申请日：2014-04-04
申请人：富士電機株式会社
发明人：正明立岡 , 正明立岡 , 中嶋　経宏 , 経宏中嶋
IPC分类号： H01L21/02 , B23K26/00 , B23K26/57 , C09J5/00 , C09J11/02 , C09J183/06 , C09J201/00 , H01L21/683
CPC分类号： H01L21/6835 , B23K26/0006 , B23K26/0057 , B23K2201/40 , B23K2203/56 , C09J183/06 , C09J183/08 , H01L21/2007 , H01L21/268 , H01L21/76254 , H01L21/76259 , H01L2221/68318 , H01L2221/68381
摘要： 1000℃程度の高温プロセスに適用可能な半導体ウエハに支持基板を接着する方法を用いた半導体デバイスの製造方法を提供すること。半導体デバイスの製造方法であって、シランカップリング剤を用いて、半導体ウエハの裏面の少なくとも一部と、支持基板とを接着する裏面接着工程と、前記半導体ウエハのおもて面に機能構造を形成する機能構造形成工程と、前記半導体ウエハと前記支持基板との接着界面に、半導体ウエハを透過するレーザー光の集光点を合わせて照射して、前記接着界面の外周部の少なくとも一部に破断層を形成する破断層形成工程と、前記破断層を剥離する破断層剥離工程と、前記接着界面を剥離する接着界面剥離工程と、前記半導体ウエハの裏面に裏面処理をする裏面処理工程とを少なくとも含む半導体デバイスの製造方法。
摘要翻译：提供一种制造使用支撑衬底适用的半导体晶片接合到约1000℃的高温工艺的方法的半导体器件的方法.. 一种制造半导体器件，使用硅烷偶联剂的方法，以及至少在半导体晶片的背面表面的一部分，以及将所述支撑衬底，在半导体晶片的前表面上的功能结构的背面贴合工序形成，半导体晶片和支撑衬底之间的键合界面上，并且通过所述半导体晶片通过，至少粘合剂界面的外周部的一部分的激光其聚焦点照射的功能结构形成工序和断裂层形成步骤，形成一断裂层的步骤，和断裂层剥离剥离断裂层的步骤，和分离所述键合界面的键合界面分离步骤，以及后表面处理的半导体晶片的背表面上的背表面处理工序制造包括至少一个半导体器件的方法。

2. 发明专利

JP2010182885A Semiconductor wafer having multilayered film, method for manufacturing the same, and method for manufacturing semiconductor device 有权
标题翻译：具有多层薄膜的半导体波片及其制造方法以及制造半导体器件的方法
公开(公告)号：JP2010182885A
公开(公告)日：2010-08-19
申请号：JP2009025300
申请日：2009-02-05
申请人： Shin Etsu Handotai Co Ltd , 信越半導体株式会社
发明人： MITANI KIYOSHI , OTSUKI TAKESHI , TAKAHASHI TORU , MAGARI TAKEMINE
IPC分类号： H01L21/02
CPC分类号： H01L21/76259 , H01L21/0203 , H01L21/02032 , H01L27/1214 , H01L27/1266
摘要： PROBLEM TO BE SOLVED: To provide at low cost a semiconductor wafer having a multilayered film of which the entire wafer thickness is within a predetermined range irrespective of the number of times of the reuse of a semiconductor wafer for peeling when manufacturing the semiconductor wafer with a multilayered film for manufacturing a semiconductor device by adopting a method for forming a porous layer in the semiconductor wafer for peeling.
SOLUTION: There is provided a method for manufacturing a semiconductor wafer with a multilayered film. When a semiconductor device is manufactured by steps of forming a porous layer on the surface of the semiconductor wafer by changing the surface to a porous layer, manufacturing the semiconductor wafer with the multilayered film by forming a semiconductor film on the porous layer, forming elements on the semiconductor film, and peeling the porous layer. The peeled semiconductor wafer is flattened and the flattened semiconductor wafer is reused. The method for manufacturing the semiconductor wafer with the multilayered film further comprises a step for adjusting the thickness so that the thickness of the entire semiconductor wafer with the multilayered film manufactured using the reused semiconductor wafer is within a predetermined range.
COPYRIGHT: (C)2010,JPO&INPIT
摘要翻译：要解决的问题：为了以低成本提供具有整个晶片厚度在预定范围内的多层膜的半导体晶片，而不管在制造半导体时用于剥离的半导体晶片的再利用次数晶片，其具有用于制造半导体器件的多层膜，采用在半导体晶片中进行剥离的多孔层的形成方法。解决方案：提供一种制造具有多层膜的半导体晶片的方法。当通过将表面改变为多孔层而在半导体晶片的表面上形成多孔层的步骤制造半导体器件时，通过在多孔层上形成半导体膜来制造具有多层膜的半导体晶片，半导体膜，并剥离多孔层。被剥离的半导体晶片被平坦化并且平坦化的半导体晶片被重新使用。使用多层膜制造半导体晶片的方法还包括用于调整厚度的步骤，使得使用再使用的半导体晶片制造的多层膜的整个半导体晶片的厚度在预定范围内。版权所有（C）2010，JPO＆INPIT

4. 发明专利

JP3847935B2 Production method of removal method and the semiconductor substrate of the porous region 失效
公开(公告)号：JP3847935B2
公开(公告)日：2006-11-22
申请号：JP339798
申请日：1998-01-09
申请人：キヤノン株式会社
发明人：清文坂口 , 一隆柳田
IPC分类号： H01L21/306 , H01L21/02 , H01L21/762 , H01L27/12
CPC分类号： H01L21/76251 , H01L21/30604 , H01L21/76259

5. 发明专利

JP2006518544A Recycling of a wafer having a multilayer structure after removing the thin layer 有权
公开(公告)号：JP2006518544A
公开(公告)日：2006-08-10
申请号：JP2006500316
申请日：2004-01-07
申请人：エス.オー.アイ.テック、シリコン、オン、インシュレター、テクノロジーズS.O.I.Tec Silicon On Insulator Technologies
发明人：イブ、マチュー、ルバイヤン , セシール、オルネット , ブリュノ、ギスレン , ベネディクト、オステルノー , 豪赤津
IPC分类号： H01L21/20 , H01L21/02 , H01L21/762 , H01L27/12
CPC分类号： H01L21/02032 , H01L21/76254 , H01L21/76259
摘要：半導体材料から選ばれた材料を含む有用層を除去した後にドナーウェハ（１０）をリサイクル方法であって、ドナーウェハ（１０）は基板（１）と多層構造（Ｉ）とを順次に備え、除去前の多層構造（Ｉ）は除去すべき有用層を備え、そのプロセスは除去が行われた側での物質除去を含み、物質除去の後に多層構造（Ｉ'）の少なくとも部分が残り、このバッファ構造（Ｉ'）の少なくとも部分は除去することができる別の有用層を１つ以上含み、有用層を再形成する補足的段階をともなわないことを特徴とする。本書はまた：本発明による少なくとも１つのリサイクル可能ドナーウェハ（１０）から薄層を除去する方法、本発明によるリサイクル可能ドナーウェハ（１０）に関する。

6. 发明专利

JP2005533394A Method of increasing the area of a useful layer of material transferred to the supporting substrate 有权
公开(公告)号：JP2005533394A
公开(公告)日：2005-11-04
申请号：JP2004535050
申请日：2003-07-16
申请人：エス.オー.アイ.テック、シリコン、オン、インシュレター、テクノロジーズS.O.I.Tec Silicon On Insulator Technologies
发明人：クリストフ、マルビル
IPC分类号： H01L27/12 , H01L21/02 , H01L21/762
CPC分类号： H01L21/76254 , H01L21/76259
摘要：源基板（６）から生じ、支持基板（７）上に転送されている材料の有用層（６３）の面積を増加させる方法。これら二枚の基板の一方が主面取り部（７４、６４）により囲まれ、その表面が少なくとも輪郭線（Ｃ
７）の平坦中央領域（７０）を有し、他方の基板が周辺側面（６６）で縁取られた平坦領域（６７）を有し、周辺側面は平坦領域に垂直又はほぼ垂直であり、平坦領域（６７）の外郭線（Ｃ“
６）の寸法が第一基板（７）の平坦中央領域（７０）の外郭線（Ｃ
７）の寸法より大きく、結合中に、平坦中央領域（７０）の外郭線（Ｃ
７）が平坦領域（６７）の外郭線（Ｃ“
６）内に入り込むように、二枚の基板（６，７）の内の一方が他方に対して適用されるという点でこの発明は注目に値する。この発明は、電子工学、光学又は光電子工学向けの複合基板の製造に適用できる。

7. 发明专利

JP2005183845A Member having porous silicon region and method for manufacturing member containing silicon 审中-公开
标题翻译：具有多孔硅区的成员及其制造含硅成员的方法
公开(公告)号：JP2005183845A
公开(公告)日：2005-07-07
申请号：JP2003425827
申请日：2003-12-22
申请人： Canon Inc , キヤノン株式会社
发明人： IKEDA HAJIME , SAKAGUCHI KIYOBUMI , SATO NOBUHIKO
IPC分类号： H01L21/20 , H01L21/02 , H01L21/306 , H01L21/762 , H01L27/12
CPC分类号： H01L21/76259 , H01L21/0203
摘要： PROBLEM TO BE SOLVED: To provide a technique for enabling formation of a good quality of nonporous having less defect.
SOLUTION: When a zone in the surface of a porous silicon region has an average pore diameter D (nm) and a pore number density N (pores/cm
2 ), a porous silicon region is formed by anodizing a silicon wafer so as to meet conditions, 0 12 and 0.235 nm≤D
摘要翻译：要解决的问题：提供能够形成具有较少缺陷的无孔质量好的技术。解决方案：当多孔硅区域的表面的区域具有平均孔径D（nm）和孔数密度N（孔/ cm 2 SP＆gt; 2）时，多孔硅区域为通过阳极氧化硅晶片以满足条件0 12 和0.235nm≤D<91nm而形成。版权所有（C）2005，JPO＆NCIPI

8. 发明专利

JP2004535664A Peelable substrate or peelable structures, and methods for their preparation 有权
公开(公告)号：JP2004535664A
公开(公告)日：2004-11-25
申请号：JP2002581571
申请日：2002-04-11
申请人：コミサリヤ・ア・レネルジ・アトミク
发明人：アスパール，ベルナール , ジユシー，マルク , モリソー，ユベール , レサク，オリビエ
IPC分类号： H01L21/02 , H01L21/68 , H01L21/762 , H01L21/78 , H01L27/12
CPC分类号： H01L21/7813 , H01L21/6835 , H01L21/76254 , H01L21/76259 , H01L2221/68318 , H01L2221/68359 , H01L2221/68363 , H01L2924/19041 , Y10T156/11
摘要：本発明は、薄層の形成に使用される層と基板との間の界面を形成する工程を含む薄層形成方法に関し、この方法は、第１のレベルの機械的強度を有する少なくとも１つの第１の領域（Ｚ
１）と、前記第１の領域よりも実質的に低いレベルの機械的強度を有する第２の領域（Ｚ
２）とが提供されるように前記界面が形成され、前記第１の領域は前記第２の領域内に含まれることを特徴とする。前記界面は、異なる方法で処理された表面を、前記領域に異なる方法で埋め込まれ脆化する層、または中間多孔質層によって接合させることによって形成することができる。

9. 发明专利

JP2004335662A Component and method for manufacturing component 审中-公开
公开(公告)号：JP2004335662A
公开(公告)日：2004-11-25
申请号：JP2003128229
申请日：2003-05-06
申请人： Canon Inc , キヤノン株式会社
发明人： IKEDA HAJIME , SATO NOBUHIKO , SAKAGUCHI KIYOBUMI
IPC分类号： H01L21/324 , H01L21/02 , H01L21/20 , H01L21/306 , H01L21/762 , H01L27/12
CPC分类号： H01L21/76259 , H01L21/306
摘要： PROBLEM TO BE SOLVED: To provide a high homogeneous porous structure which is estimated by high resolution (high estimation measures) of at most of several nm or several 10s nm, and to provide an SOI substrate which has little defect in an SOI layer by applying such a porous structure to manufacture the SOI substrate.
SOLUTION: In a region where the depth from a surface of a porous silicon layer is 5-100nm, a parameter which expresses porous structure of porosity or the like is equalized. By manufacturing the SOI substrate by using the porous silicon layer like this, recessed defects in the SOI layer are reduced.
COPYRIGHT: (C)2005,JPO&NCIPI

10. 发明专利

JP2004288780A Semiconductor device and its manufacturing method 有权
公开(公告)号：JP2004288780A
公开(公告)日：2004-10-14
申请号：JP2003077283
申请日：2003-03-20
申请人： Sharp Corp , シャープ株式会社
发明人： TAKATO YUTAKA , ITOGA TAKASHI
IPC分类号： H01L27/12 , H01L21/02 , H01L21/336 , H01L21/58 , H01L21/60 , H01L21/68 , H01L21/762 , H01L21/77 , H01L29/786
CPC分类号： H01L24/83 , H01L21/6835 , H01L21/76254 , H01L21/76259 , H01L24/24 , H01L24/26 , H01L24/82 , H01L27/1214 , H01L27/1266 , H01L2221/68359 , H01L2221/68363 , H01L2224/24226 , H01L2224/8319 , H01L2224/8385 , H01L2224/83894 , H01L2924/01004 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01015 , H01L2924/01019 , H01L2924/01021 , H01L2924/01023 , H01L2924/01029 , H01L2924/0103 , H01L2924/01033 , H01L2924/01039 , H01L2924/01046 , H01L2924/0105 , H01L2924/01056 , H01L2924/01074 , H01L2924/01078 , H01L2924/01082 , H01L2924/0132 , H01L2924/04953 , H01L2924/07802 , H01L2924/09701 , H01L2924/12041 , H01L2924/12042 , H01L2924/12044 , H01L2924/1305 , H01L2924/1306 , H01L2924/13091 , H01L2924/14 , H01L2924/15788 , H01L2924/3025 , H01L2924/01014 , H01L2924/01022 , H01L2924/3512 , H01L2924/00
摘要： PROBLEM TO BE SOLVED: To provide a semiconductor device in which a single crystal Si thin film device can be formed easily on an insulating substrate without using an adhesive, and which contains a single crystal Si thin film wherein surface defect is eliminated and film thickness is small and uniform, and a method for manufacturing the semiconductor device. SOLUTION: A hydrogen ion injection part 151 wherein adjustment is so performed that the peak position of distribution of hydrogen ions is in a BOX layer 152 (buried oxide layer), and a single crystal Si thin film transistor 130 are formed on an SOI substrate 150, and bonding to an insulating substrate 110 is performed. Cleavage and separation are performed with the hydrogen ion injection part 151 by thermal treatment, and the unnecessary part of the SOI substrate 150 is eliminated. A BOX layer 152a left on the single crystal Si thin film transistor 130 is eliminated by etching. COPYRIGHT: (C)2005,JPO&NCIPI

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式