专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP6239130B2 作業負荷に従ってメモリバス帯域幅を低減するためのシステムおよび方法有权
公开(公告)号：JP6239130B2
公开(公告)日：2017-11-29
申请号：JP2016544034
申请日：2014-09-19
申请人：クアルコム,インコーポレイテッド
发明人：ハウ−ジン・ロ , デクスター・チュン
IPC分类号： G06F12/06 , G06F1/32 , G06F12/00
CPC分类号： G06F13/4018 , G06F1/3253 , G06F1/3275 , G06F13/1678 , Y02D10/13 , Y02D10/14 , Y02D10/151

2. 发明专利

JP6179149B2 データ処理装置有权
公开(公告)号：JP6179149B2
公开(公告)日：2017-08-16
申请号：JP2013056569
申请日：2013-03-19
申请人：富士通株式会社
发明人：堀尾一生 , 畑農博
IPC分类号： G06F13/38 , G06F13/28 , G06F7/57
CPC分类号： G06F13/4018

3. 发明专利

JPWO2016047228A1 情報伝送装置及び情報伝送方法审中-公开
公开(公告)号：JPWO2016047228A1
公开(公告)日：2017-07-06
申请号：JP2016549990
申请日：2015-06-26
申请人：ソニー株式会社
发明人：佐古　曜一郎 , 曜一郎佐古 , 矢島　正一 , 正一矢島 , 崇之平林 , 崇之平林 , 正資武田 , 正資武田 , 広一郎小野 , 広一郎小野
IPC分类号： H04Q9/00 , H02J7/00 , H04M1/00
CPC分类号： G06F13/364 , G06F13/4018 , G06F13/404 , G06F13/4282 , H02J7/00 , H02J13/00 , H04Q9/00 , Y02D10/14 , Y02D10/151
摘要：発電又は蓄電に関する情報を好適に伝送する情報伝送装置及び情報伝送方法を提供する。携帯型の電子機器など商用電源を利用できないアウトドア・ユースの各種の装置に接続し得る、種々ある発電デバイスや蓄電デバイスに対して、発電効率やその他の発電状況、2次電池における残存容量や蓄電効率、その他の蓄電状況に関する情報を伝達するメッセージの統一的なフォーマットを提供する。発電デバイスや蓄電デバイスからの電力を利用する電子機器側では、いずれの発電デバイスや蓄電デバイスからのメッセージを解析してユーザーに提示する。

4. 发明专利

JP2017517923A 重ね合わせによるバス上での周波数制御のためのシステムおよび方法有权
公开(公告)号：JP2017517923A
公开(公告)日：2017-06-29
申请号：JP2016560920
申请日：2015-04-10
申请人：クアルコム,インコーポレイテッド
发明人：ティモシー・モウリー・ホリス
IPC分类号： H04L25/49 , G06F13/36 , H04L25/02
CPC分类号： G06F13/4018 , G06F13/4022 , G06F13/42 , H04L25/4917
摘要：重ね合わせによるバス上での周波数制御のためのシステムおよび方法が開示される。一実施形態では、ピンを追加するか、またはバスの動作周波数を増加させる代わりに、重ね合わせを使用して、バス内のライン上に3つの信号が置かれる。このように、追加のピンの必要性を効果的になくし、クロック速度を増加させる必要なくビット伝送の周波数を効果的に増加させながら、2つの導体上に3つのビットが送られる場合がある。

5. 发明专利

JP2016534484A 作業負荷に従ってメモリバス帯域幅を低減するためのシステムおよび方法有权
标题翻译：用于降低根据工作负载存储器总线带宽的系统和方法
公开(公告)号：JP2016534484A
公开(公告)日：2016-11-04
申请号：JP2016544034
申请日：2014-09-19
申请人：クアルコム,インコーポレイテッド
发明人：ハウ−ジン・ロ , デクスター・チュン
IPC分类号： G06F12/00 , G06F12/06
CPC分类号： G06F13/4018 , G06F1/3253 , G06F1/3275 , G06F13/1678 , Y02D10/13 , Y02D10/14 , Y02D10/151
摘要：メモリシステムにおける電力消費を節約するためのシステムおよび方法が開示される。1つのそのようなシステムは、DRAMメモリシステムと、システムオンチップ(SoC)とを備える。SoCは、メモリバスを介してDRAMメモリシステムに結合される。SoCは、1つまたは複数のメモリクライアントからの、DRAMメモリシステムにアクセスするためのメモリ要求を処理するための1つまたは複数のメモリコントローラを備える。1つまたは複数のメモリコントローラは、メモリバスのバス幅を動的にサイズ変更することによって、メモリ電力消費を選択的に節約するように構成される。
摘要翻译：为节省功率消耗的存储系统的系统和方法被公开。一种这样的系统包括DRAM存储系统，一个系统级芯片（SoC）。 SOC为经由存储器总线耦合到所述DRAM存储器系统。 SoC的从一个或多个存储器的客户端，一个或多个用于处理的存储器请求用于访问DRAM存储器系统多个存储器控制器包括。一个或多个存储器控制器，通过动态调整所述存储器总线的总线宽度，配置为选择性地节省存储器的功耗。

6. 发明专利

JP5143601B2 Information processing apparatus and information processing method and storage system 有权
公开(公告)号：JP5143601B2
公开(公告)日：2013-02-13
申请号：JP2008076430
申请日：2008-03-24
申请人：株式会社日立製作所
发明人：孝英奥野 , 達也角野 , 光英佐藤 , 亮介松原
IPC分类号： G06F12/00 , G06F12/02
CPC分类号： G06F13/4018

7. 发明专利

JP4434324B2 Dynamic computer bus 失效
公开(公告)号：JP4434324B2
公开(公告)日：2010-03-17
申请号：JP13291195
申请日：1995-05-02
申请人：サムスンエレクトロニクスカンパニーリミテッド
发明人：ハンチア−ルン
IPC分类号： G06F13/36 , G06F13/40
CPC分类号： G06F13/4018

8. 发明专利

JP2008236240A Video image storage device and its control method 有权
标题翻译：视频图像存储设备及其控制方法
公开(公告)号：JP2008236240A
公开(公告)日：2008-10-02
申请号：JP2007071383
申请日：2007-03-19
申请人： Toshiba Corp , 株式会社東芝
发明人： AOKI TOSHIAKI
IPC分类号： H04N5/907 , H04N5/91
CPC分类号： G06F13/4018 , G11C16/102
摘要： PROBLEM TO BE SOLVED: To provide a video storage device for storing resources at a high seed rate, and for increasing a memory use ratio even when the resource data of a wide band and the resource data of a narrow band are made to coexist and stored. SOLUTION: A command signal and an address are supplied from a bus/memory control circuit 1 through switchers 3-1 to 3-8 and switches 4-1 to 4-8 to NAND flash memories 2-1 to 2-64 whose CE(Chip Enable) is made active according to the instruction of a bus/memory control circuit 1. The switchers 3-1 to 3-8 are switched to a data side, and when resource data converted into a 64 bit bus by a bus width conversion part 5 are applied, the resource data are written in the NAND flash memory whose CE is made active to which the command signal has been applied. In the case of writing the resource data of a narrow band, switches 4-1 to 4-8 are operated so that the parallel connection of the NAND flash memories can be changed, and that the erasure unit of a video storage device can be operated. COPYRIGHT: (C)2009,JPO&INPIT
摘要翻译：要解决的问题：提供一种用于以高种子速率存储资源的视频存储装置，并且即使当宽带的资源数据和窄带的资源数据被制成时，也增加存储器使用率共存并存储。解决方案：命令信号和地址从总线/存储器控制电路1通过切换器3-1至3-8和开关4-1至4-8提供给NAND闪存2-1至2-64 根据总线/存储器控制电路1的指令使其CE（芯片使能）被激活。切换器3-1至3-8切换到数据侧，当资源数据被转换成64位总线时总线宽度转换部分5被应用，资源数据被写入其中已经施加了命令信号的有效的NAND闪速存储器中。在写入窄带的资源数据的情况下，开关4-1至4-8被操作，从而可以改变NAND闪速存储器的并联连接，并且可以操作视频存储装置的擦除单元。版权所有（C）2009，JPO＆INPIT

9. 发明专利

JP2005228205A Semiconductor integrated circuit 有权
标题翻译：半导体集成电路
公开(公告)号：JP2005228205A
公开(公告)日：2005-08-25
申请号：JP2004038043
申请日：2004-02-16
申请人： Fujitsu Ltd , 富士通株式会社
发明人： MATSUI SATOSHI , SUETAKE SEIJI
IPC分类号： G06F12/04 , G06F13/16 , G06F13/40
CPC分类号： G06F13/1678 , G06F13/4018
摘要： PROBLEM TO BE SOLVED: To increase the capacity of accessible external memories while reducing the product cost of a semiconductor integrated circuit by eliminating unused address terminals.
SOLUTION: A data control unit 40 enables a predetermined number of data terminals DT according to mode signal MD, and changes the bus width of external data signal DT. An address control unit 30 selects a predetermined number of bits of internal address signal IA outputted from a controller 10 according to the mode signal MD, and outputs them as external address signal ADD. Concretely, the address control unit 30 selects higher-order bits of the internal address signal IA when the bus width of the external data signal DT is increased according to the mode signal MD. Accordingly, generation of unused external address terminals ADD can be prevented, and the capacity of accessible external memories can be increased.
COPYRIGHT: (C)2005,JPO&NCIPI
摘要翻译：要解决的问题：通过消除未使用的地址终端来降低半导体集成电路的产品成本，从而增加可访问外部存储器的容量。解决方案：数据控制单元40根据模式信号MD启用预定数量的数据终端DT，并改变外部数据信号DT的总线宽度。地址控制单元30根据模式信号MD选择从控制器10输出的预定数量的内部地址信号IA，并将其作为外部地址信号ADD输出。具体地，当根据模式信号MD增加外部数据信号DT的总线宽度时，地址控制单元30选择内部地址信号IA的较高位。因此，可以防止未使用的外部地址端子ADD的产生，并且可以增加可访问的外部存储器的容量。版权所有（C）2005，JPO＆NCIPI

10. 发明专利

JP3671925B2 Data transfer control device, electronic equipment and data transfer control method 有权
公开(公告)号：JP3671925B2
公开(公告)日：2005-07-13
申请号：JP2002077976
申请日：2002-03-20
申请人：セイコーエプソン株式会社
发明人：伸之 ▲斎▼藤 , 大輔佐藤 , 義美岡
IPC分类号： G06F13/28 , G06F13/38 , G06F13/40 , H04L12/28 , H04L13/08
CPC分类号： G06F13/4018

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式