专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JPWO2017094267A1 異常検出システム、異常検出方法、異常検出プログラム及び学習済モデル生成方法审中-公开
公开(公告)号：JPWO2017094267A1
公开(公告)日：2018-10-11
申请号：JP2016005043
申请日：2016-12-01
申请人：株式会社Preferred Networks
发明人：岡野原大輔 , 大野健太
IPC分类号： G06N3/08 , G06F11/07 , G06N7/00
CPC分类号： G06F11/0703 , G06F11/07 , G06K2009/00583 , G06N3/08 , G06N7/00 , G06N7/005
摘要：【課題】新しい機械や未知の故障の場合でも、高度な専門知識または豊富な経験を必要とせずに、効率的にセンサの選択を行う方法またはシステムが求められる。【解決手段】異常検出システム1は、潜在変数モデルと同時確率モデルとを格納する格納部10と、センサが出力するセンサデータを取得する取得部11と、格納部10によって格納された潜在変数モデルと同時確率モデルとに基づいて、取得部11によって取得されたセンサデータの尤度を測定する測定部12と、測定部12によって測定されたセンサデータの尤度に基づいて、当該センサデータが正常であるか又は異常であるかを判定する判定部13と、センサが出力するセンサデータに基づいて潜在変数モデルと同時確率モデルとを学習する学習部14と、を備える。

2. 发明专利

JP2018509617A 構造化光における誤り訂正のためのシステムおよび方法审中-公开
公开(公告)号：JP2018509617A
公开(公告)日：2018-04-05
申请号：JP2017545343
申请日：2016-02-11
申请人：クゥアルコム・インコーポレイテッド , QUALCOMM INCORPORATED
发明人：ナッシュ、ジェームズ・ウィルソン , アタナソフ、カリン・ミトコフ , ゴマ、セルジュ・ラドゥ
IPC分类号： G01B11/25 , G06T1/00 , G06T7/557
CPC分类号： H04N13/0271 , G01B11/25 , G06F11/07 , G06F11/0703 , G06F11/0751 , G06F11/0793 , G06F11/10 , H03M13/39 , H03M13/47 , H03M13/61 , H03M13/615 , H04L1/0045 , H04N13/0022 , H04N13/0048 , H04N13/0253 , H04N13/0296
摘要：構造化光における誤り訂正のためのシステムおよび方法が開示される。一態様では、方法は、受信機センサーを介して、複数のコードワードを符号化する複合コードマスクの少なくとも一部分の構造化光画像を受信することを含み、画像は無効コードワードを含む。本方法は、無効コードワードを検出することをさらに含む。本方法は、無効コードワードに基づいて複数の候補コードワードを生成することをさらに含む。本方法は、無効コードワードを置き換えるために、複数の候補コードワードのうちの1つを選択することをさらに含む。本方法は、選択された候補コードワードに基づいてシーンの画像のための深度マップを生成することをさらに含む。本方法は、深度マップに基づいてシーンのデジタル表現を生成することをさらに含む。本方法は、出力デバイスにシーンのデジタル表現を出力することをさらに含む。

3. 发明专利

JP2017207694A 画像形成装置及び画像形成装置の制御方法审中-公开
公开(公告)号：JP2017207694A
公开(公告)日：2017-11-24
申请号：JP2016101229
申请日：2016-05-20
申请人：京セラドキュメントソリューションズ株式会社
发明人：田尾幸三
IPC分类号： B41J29/38 , H04N1/00 , G03G21/00
CPC分类号： H04N1/00265 , B41J29/38 , G06F11/0703 , G06F3/121 , G06F3/1234
摘要：【課題】ジョブの途中でリブートを要するエラーが発生し、さらにそのエラーが繰り返される場合であっても、エラー発生前のジョブの状況を引き継いでジョブを再開させる。【解決手段】画像形成装置1は記憶部23、通信部25、機構制御部13及び主制御部20を備える。記憶部23は画像形成装置1の各種情報を記憶する。通信部25は他の画像形成装置に対してデータ、指令の送受信を実行する。機構制御部13は画像形成装置1に設けられた機構系の動作を制御する。主制御部20は機構制御部13を含む画像形成装置1に設けられた各構成要素の動作を制御して画像形成装置1の機能に係るジョブを実行し、エラーを検出したときに同一の前記ジョブにおいて従前に前記エラーと同一の画像形成装置1の固有エラーに基づき自身のみがリブートしたことを判別した場合に前記ジョブを通信部25を介して他の画像形成装置に実行させる指令を送信する。【選択図】図2

4. 发明专利

JP6103541B2 バイナリコードの実行を制御する装置及び方法有权
公开(公告)号：JP6103541B2
公开(公告)日：2017-03-29
申请号：JP2014055409
申请日：2014-03-18
申请人：インターナショナル・ビジネス・マシーンズ・コーポレーション , INTERNATIONAL BUSINESS MACHINES CORPORATION
发明人：川人基弘 , 孝壽俊彦 , トンシン
IPC分类号： G06F9/45 , G06F9/455 , G06F9/318
CPC分类号： G06F8/52 , G06F11/0703 , G06F21/00 , G06F21/52 , G06F21/568 , G06F8/443 , G06F9/3861 , G06F9/52

5. 发明专利

JP2014241057A インターフェース制御回路、メモリシステム、および、インターフェース制御回路の制御方法审中-公开
标题翻译：接口控制电路，存储器系统和控制接口控制电路的方法
公开(公告)号：JP2014241057A
公开(公告)日：2014-12-25
申请号：JP2013123321
申请日：2013-06-12
申请人：ソニー株式会社 , Sony Corp
发明人： ADACHI NAOHIRO , SHIBAHARA YOSHIYUKI , FUJINAMI YASUSHI
IPC分类号： G06F12/00 , G06F12/16 , G06F13/16
CPC分类号： G06F11/1048 , G05B13/02 , G06F11/07 , G06F11/0703 , G06F11/073 , G06F11/0745 , G06F11/0793 , G06F11/1008 , G06F13/1689 , H03M13/353
摘要：【課題】メモリコントローラとメモリとの間の通信速度を向上させる。【解決手段】インターフェース制御回路は、誤り検出部、誤り訂正部および調整制御部を具備する。インターフェースにより伝送された、誤り訂正符号化されたデータにおいて誤り検出部が、誤りが生じたか否かを検出する。誤りが生じた場合には、誤り訂正部が、誤りを訂正する誤り訂正処理を実行する。誤りが生じた場合には、調整制御部がインターフェースの伝送特性を調整する調整処理を開始させる。【選択図】図2
摘要翻译：要解决的问题：提高存储器控制器和存储器之间的通信速度。解决方案：公开了一种包括错误检测单元，纠错单元和调整控制单元的接口控制电路。错误检测单元被配置为检测经由接口发送的纠错编码数据中是否发生错误。误差校正单元被配置为在错误发生时执行校正错误的纠错处理。调整控制单元被配置为当发生错误时开始调整接口的传输特性的调整处理。

6. 发明专利

JPS61133448A Logging information guarantee system 失效
标题翻译：登录信息保障系统
公开(公告)号：JPS61133448A
公开(公告)日：1986-06-20
申请号：JP25612784
申请日：1984-12-04
申请人： Fujitsu Ltd , Nippon Telegr & Teleph Corp
发明人： YAMAZAKI HIROMOCHI , WATARAI HIROSHI
IPC分类号： G06F11/34 , G06F11/07
CPC分类号： G06F11/073 , G06F11/0703
摘要： PURPOSE:To prevent processing contradiction from being caused at malfunction and edition when a real medium is read and processed by clarifying the relation before and after logging information blocks written on the real medium. CONSTITUTION:When it is supposed that a system-down takes place and write of the logging information from a memory buffer MB is restarted from a block 15, the content of blocks 13, 14 is lost without being written on the real medium and after system relieve leading (RIPL) takes place, new logging information is written on the real medium from the memory buffer MB as the block 15. In reading the magnetic tape MT for processing by a logging magnetic tape reference program, since '0' is set to an identification section 15b of the own block 15 regardless of '1' representing overflow display to the block 12, the possibility of mis-recognition that the overflow information is recorded from the block just before is precluded.
摘要翻译：目的：通过澄清在实际介质上记录信息块之前和之后的关系来读取和处理真实介质时，防止处理在故障和编辑过程中产生的冲突。构成：当假设发生系统关闭并且从块15重新开始从存储器缓冲器MB写入记录信息时，块13,14的内容在没有被写入真实介质上且在系统之后被丢失缓冲引线（RIPL）发生时，将新的记录信息作为块15从存储缓冲器MB写入实际介质上。在读取磁带MT以进行记录磁带参考程序处理时，由于将“0”设置为自身块15的识别部分15b，不管表示对块12的溢出显示的“1”，排除了刚刚从块中记录溢出信息的可能性。

7. 发明专利

JPS61125651A Error report processing system 失效
标题翻译：错误报告处理系统
公开(公告)号：JPS61125651A
公开(公告)日：1986-06-13
申请号：JP24684584
申请日：1984-11-21
申请人： Fujitsu Ltd
发明人： SEKI KAZUHISA
IPC分类号： G06F11/07 , G06F11/10 , G06F12/16
CPC分类号： G06F11/073 , G06F11/0703 , G06F11/10
摘要： PURPOSE:To reduce the possibility of developing to an error of plural bits by preparing a status where the report about the error is submitted positively in case of a fault related to a hard error, i.e., a fixed fault of an element among the faults of a memory. CONSTITUTION:A transfer circuit 1 receives a report on the generation of a 1-bit error when the transfer is over with the final data. Thus an MPU7 sets the contents of a register 5 to an address register in the circuit 1. The value of the register 5 is equal to the address where the 1-bit error is produced and therefore the MPU7 uses said address to read a memory 3. Then the MPU7 writes the read data (normal data containing no error) to the same address, then reads it again in the same address. When an error occurs at this time, it is decided as a hard error. When the contents of the register 5 are not included in a register file 6, the MPU7 decides said error as the first one and sets a fault end status to the circuit 1 to indicate the end of the data transfer.
摘要翻译：目的：通过准备在出现与硬错误有关的故障的情况下正确提交关于错误的报告的状态，即在故障中的元件的固定故障之间，减少发展为多位错误的可能性一个记忆构成：转移电路1接收关于当最终数据传送结束时产生1位错误的报告。因此，MPU7将寄存器5的内容设置到电路1中的地址寄存器。寄存器5的值等于产生1位错误的地址，因此MPU7使用所述地址读取存储器3 然后，MPU7将读取的数据（不含错误的正常数据）写入相同的地址，然后再次读取相同的地址。当此时发生错误时，会将其确定为硬错误。当寄存器5的内容不包括在寄存器文件6中时，MPU7将所述错误判定为第一个，并且将电路1的故障结束状态设置为指示数据传送的结束。

8. 发明专利

JPS61122760A Fault information collecting system 失效
标题翻译：故障信息收集系统
公开(公告)号：JPS61122760A
公开(公告)日：1986-06-10
申请号：JP24336984
申请日：1984-11-20
申请人： Nec Corp
发明人： AKICHI YASUHIDE
IPC分类号： G06F11/34 , G06F11/07
CPC分类号： G06F11/0703
摘要： PURPOSE:To read out information from a logical device automatically by reading out the state of the logical device by an information collector when the status of the logical device coincides with a previously set stopping condition and the logical device stops. CONSTITUTION:A condition for a maintenance man to stop the logical device 1 at a proper point of time for fault information collection at the intermittent generation of faults or the generation of an unaccoutable fault is inputted from an input part 20. In the logical device 1, the contents of a state displaying circuit 10 displaying the state of the logical device 1 are compared with that of a storage circuit 11 storing the previously set stopping condition by a comparator 12, and both the contents coincide with each other, the operation of the logical device is stopped.
摘要翻译：目的：当逻辑设备的状态与先前设置的停止条件一致并且逻辑设备停止时，通过从信息收集器读出逻辑设备的状态，自动从逻辑设备中读出信息。规定：从输入部20输入维护人员在适当的时间点停止逻辑设备1的故障信息收集状态，或者产生不可复原故障的状况。逻辑设备1 将显示逻辑设备1的状态的状态显示电路10的内容与比较器12存储先前设置的停止条件的存储电路11的内容进行比较，并且两个内容彼此一致，逻辑设备停止。

9. 发明专利

JPS61109151A Circuit for detecting computer runaway 失效
标题翻译：检测计算机RUNAWAY的电路
公开(公告)号：JPS61109151A
公开(公告)日：1986-05-27
申请号：JP22964784
申请日：1984-10-31
申请人： Shinko Electric Co Ltd
发明人： OKAZAKI KENJI
IPC分类号： G06F11/00 , G06F11/07
CPC分类号： G06F11/073 , G06F11/0703
摘要： PURPOSE:To obtain various indication data for processing actions when a computer has a runaway by setting a detection area in response to a non-using area, etc. of a memory space. CONSTITUTION:Address input terminals a0-a9 of a ROM1 are connected to an address bus of a CPU. The output signal of a mode selection switch 3 is supplied to address input terminals a10-a13 respectively of the ROM1. The ROM1 outputs properly an output signal in response to the address received an access. This output signal is decoded by a decoder 7 and supplied to a memory circuit 8. The circuit 8 stores the output signals of both the decoder 7 and a timer 9 and outputs a control signal and an instruction code to the CPU based on the result of storage of the circuit 8.
摘要翻译：目的：通过响应于存储空间的不使用区域等设置检测区域来获得计算机失控时的处理动作的各种指示数据。构成：将ROM1的地址输入端子a0-a9连接到CPU的地址总线。模式选择开关3的输出信号分别提供给ROM1的地址输入端子a10-a13。响应于接收到的地址，ROM1正确地输出输出信号。该输出信号由解码器7解码并提供给存储电路8.电路8存储解码器7和定时器9的输出信号，并根据以下结果输出控制信号和指令码给CPU 存储电路8。

10. 发明专利

JPS61103252A Memory device for fault analysis 失效
标题翻译：故障分析记忆设备
公开(公告)号：JPS61103252A
公开(公告)日：1986-05-21
申请号：JP22558984
申请日：1984-10-26
申请人： Fuji Electric Co Ltd
发明人： UCHIYAMA SUMIO
IPC分类号： G06F11/30 , G06F11/07 , G06F11/34
CPC分类号： G06F11/0745 , G06F11/0703
摘要： PURPOSE:To reduce the fault analysis load and to secure satisfactory information when a fault occurs by adding a fault analyzing memory device to supply the fault information, etc. through an applied device of a microcomputer. CONSTITUTION:For a microcomputer application device 1, a fault detecting part 12, a main memory part 13, an input/output part 14 and a fault analyzing memory connection part 2 are connected to a CPU11 via an internal bus 16. The CPU1 is connected to the part 12 by an uninhibitable interruption signal (NMi) 17. Then the CPU11 usually executes programs in a normal mode of a control program, etc. on the part 13 and controls an external device D to be controlled via the part 14. If the part 12 detects such a fault as an abnormal parity, the time-up, out-of-area access, etc. while the CPU11 is executing a program, an interruption is applied to the CPU11 by the signal (NMi) 17. Thus the CPU11 knows the fault and executed a fault processing program.
摘要翻译：目的：减少故障分析负载，并通过添加故障分析存储器件以通过微机的应用设备提供故障信息等来确保故障发生时的令人满意的信息。构成：对于微型计算机应用设备1，故障检测部分12，主存储器部分13，输入/输出部分14和故障分析存储器连接部分2经由内部总线16连接到CPU11。CPU1被连接通过不可阻挡的中断信号（NMi）17到达部分12.然后，CPU11通常在部件13上以控制程序等的正常模式执行程序，并且通过部分14控制外部设备D的控制。如果当CPU11正在执行程序时，部分12检测到异常奇偶校验，时间上升，超区域访问等故障，通过信号（NMi）17向CPU11施加中断。因此 CPU11知道故障并执行故障处理程序。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式