专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP2017118048A 積層体审中-公开
公开(公告)号：JP2017118048A
公开(公告)日：2017-06-29
申请号：JP2015254557
申请日：2015-12-25
申请人：出光興産株式会社 , Idemitsu Kosan Co Ltd
发明人： SEKIYA TAKASHI , KAWASHIMA EMI , TSURUMA YUKI , KAMIOKA YOSHIHIRO , TAKESHIMA MOTOHIRO , TOMAI SHIGEKAZU
IPC分类号： H01L29/872 , H01L21/28 , H01L29/47
摘要：【課題】逆方向耐電圧が大きく、かつ順方向オン抵抗が低く、大電流を取り出すことができる半導体素子、及びそれに用いられる積層体を提供する。【解決手段】積層体は、少なくとも導電性基板10、ショットキー電極層20、金属酸化物半導体層30をこの順に含み、金属酸化物半導体層30が2層以上の積層構造からなる積層体であって、金属酸化物半導体層30を構成する層のうちの1層はショットキー電極層20と接する耐圧層32であり、他の1層は耐圧層32と接するバルク層34であり、耐圧層内32のドナー濃度の膜厚方向の平均値Nd1及びバルク層内34のドナー濃度の膜厚方向の平均値Nd2が、Nd1

2. 发明专利

JP2013016866A Lamination structure having oxide semiconductor thin film layer, lamination structure manufacturing method, thin film transistor and display device 有权
标题翻译：具有氧化物半导体薄膜层的层压结构，层压结构制造方法，薄膜晶体管和显示装置
公开(公告)号：JP2013016866A
公开(公告)日：2013-01-24
申请号：JP2012227211
申请日：2012-10-12
申请人： Idemitsu Kosan Co Ltd , 出光興産株式会社
发明人： EBATA KAZUAKI , TOMAI SHIGEKAZU , TSURUMA YUKI , MATSUZAKI SHIGEO , YANO KIMINORI
IPC分类号： H01L29/786 , H01L21/20 , H01L21/336 , H01L21/363
摘要： PROBLEM TO BE SOLVED: To provide a high-quality oxide thin film by controlling a crystal orientation of an oxide thin film.SOLUTION: A lamination structure comprises an oxide layer to become a channel layer of a thin film transistor and an insulation layer. The oxide layer is composed of a material having substantially a bixbyite structure of indium oxide. A carrier concentration of the oxide layer is 10/cmor less and an average crystal grain size of the oxide layer is 1 μm or more. Crystals of the oxide layer are arranged like columns on a surface of the insulation layer.
摘要翻译：要解决的问题：通过控制氧化物薄膜的晶体取向来提供高质量的氧化物薄膜。解决方案：层叠结构包括氧化物层，以成为薄膜晶体管的沟道层和绝缘层。氧化物层由具有氧化铟基本上具有二氧化硅结构的材料构成。氧化物层的载流子浓度为10以上，氧化物层的平均晶粒尺寸为 1μm以上。氧化物层的晶体在绝缘层的表面上排列成像柱状。版权所有（C）2013，JPO＆INPIT

3. 发明专利

JP2015032655A 薄膜トランジスタ审中-公开
标题翻译：薄膜晶体管
公开(公告)号：JP2015032655A
公开(公告)日：2015-02-16
申请号：JP2013160408
申请日：2013-08-01
申请人：出光興産株式会社 , Idemitsu Kosan Co Ltd
发明人： ISHIHARA YU , EBATA KAZUAKI , TSURUMA YUKI
IPC分类号： H01L29/786 , H01L21/316 , H01L21/336
摘要：【課題】高い電界効果移動度と、高い信頼性を同時に有し、Vth(閾値電圧)のバラツキの小さい薄膜トランジスタを提供する。【解決手段】絶縁層が、チャネル層となる酸化物層とゲート電極とに挟持された積層構造を少なくとも有する薄膜トランジスタであって、前記チャネル層の伝導帯下端から価電子帯上端に向かって1eV〜3.5eVの部分における状態密度の最大値Dmaxが1?1013cm−2eV−1以下であり、電界効果移動度が15cm2/Vs以上であることを特徴とする薄膜トランジスタ。【選択図】図3
摘要翻译：要解决的问题：提供同时具有高电子场效应迁移率和高可靠性并且具有小的Vth（阈值电压）变化小的薄膜晶体管。解决方案：公开了一种薄膜晶体管，其中绝缘层至少具有被氧化物层压缩成沟道层的层叠层和栅电极。薄膜晶体管的特征在于，从通道层的导带的下端向价带上端的1eV至3.5eV的部分中的状态密度的最大值Dmax为1×10cmeV以下，电子场效应迁移率为15cm / Vs以上。

4. 发明专利

JP2014229666A 薄膜トランジスタ审中-公开
标题翻译：薄膜晶体管
公开(公告)号：JP2014229666A
公开(公告)日：2014-12-08
申请号：JP2013106459
申请日：2013-05-20
申请人：出光興産株式会社 , Idemitsu Kosan Co Ltd
发明人： TSURUMA YUKI , TOMAI SHIGEKAZU , EBATA KAZUAKI , ISHIHARA YU , YANO KIMINORI
IPC分类号： H01L21/336 , G02F1/1368 , H01L29/786 , H01L51/50
摘要：【課題】低ゲート電圧下において高移動度を有する薄膜トランジスタを提供する。【解決手段】ゲート電極、ゲート絶縁膜、酸化物半導体膜からなるチャネル層、ソース電極及びドレイン電極を備え、前記ゲート電極に、しきい値電圧との差が5V以下の電圧を印加した場合に、前記ソース電極及び前記ドレイン電極間の線形電界効果移動度が20cm2/Vs以上である薄膜トランジスタ。【選択図】図6
摘要翻译：要解决的问题：提供一种在低栅极电压下具有高迁移率的薄膜晶体管。解决方案：薄膜晶体管包括栅电极，栅极绝缘膜，由氧化物半导体膜构成的沟道层和源电极以及漏电极，其中当将具有不大于5V的阈值电压的电压施加到栅电极时，源电极和漏电极之间的线性电场效应迁移率为20cm / Vs，并且过度。

5. 发明专利

JP2013145885A Method of manufacturing lamination structure having oxide semiconductor thin film layer 有权
标题翻译：制造氧化物半导体薄膜层的层压结构的方法
公开(公告)号：JP2013145885A
公开(公告)日：2013-07-25
申请号：JP2013011206
申请日：2013-01-24
申请人： Idemitsu Kosan Co Ltd , 出光興産株式会社
发明人： EBATA KAZUAKI , TOMAI SHIGEKAZU , TSURUMA YUKI , MATSUZAKI SHIGEO , YANO KIMINORI
IPC分类号： H01L21/363 , C23C14/34 , C23C14/58 , H01L21/20 , H01L21/336 , H01L29/786
摘要： PROBLEM TO BE SOLVED: To provide an oxide thin film having a good quality by controlling a direction of crystal arrangement of the oxide thin film.SOLUTION: A method of manufacturing a lamination structure consisting of an oxide layer and an insulating layer, includes the following steps of: (1) providing the insulating layer; (2) depositing an oxide thin film on the insulating layer so that Rrms (root-mean-square-roughness) at 20×20 μmis in a range of 1.0-5.3 Å; and (3) performing heat treatment of the thin film at 150-500°C to obtain the oxide layer. In the case where a substrate is transported sequentially to positions opposed to three or more targets juxtaposed at a predetermined interval in a vacuum chamber, and a negative potential and a positive potential are alternately applied from an AC power supply to each of the targets, the step (2) is performed using a sputtering method by generating plasma on the target while switching a target to which the potential should be applied between two or more branched and connected targets, with respect to at least one output from the AC power supply.
摘要翻译：要解决的问题：通过控制氧化物薄膜的晶体排列方向来提供具有良好质量的氧化物薄膜。解决方案：制造由氧化物层和绝缘层组成的层压结构的方法包括以下步骤：（1）提供绝缘层; （2）在绝缘层上沉积氧化物薄膜，使得20×20μm的Rrms（均方根粗糙度）在1.0-5.3的范围内; 和（3）在150-500℃下对薄膜进行热处理以获得氧化物层。在将基板顺序地输送到与在真空室中以规定间隔并列的3个以上的目标相反的位置的情况下，从交流电源向每个目标交替施加负电位和正电位的情况下，相对于交流电源的至少一个输出，通过在目标上产生等离子体，同时切换在两个或多个分支和连接的目标之间施加电位的目标的步骤（2）进行。

6. 发明专利

JP2014072358A Vacuum deposition apparatus 审中-公开
标题翻译：真空沉积装置
公开(公告)号：JP2014072358A
公开(公告)日：2014-04-21
申请号：JP2012217063
申请日：2012-09-28
申请人： Idemitsu Kosan Co Ltd , 出光興産株式会社
发明人： YONEKAWA FUTOSHI , TOMAI SHIGEKAZU , IIZUKA TAKASHI , TSURUMA YUKI
IPC分类号： H01L21/363 , C23C14/34
摘要： PROBLEM TO BE SOLVED: To provide a vacuum deposition apparatus capable of forming a thin film reduced in variations in film quality over an entire substrate surface with a simple structure even when a substrate area is increased.SOLUTION: There is provided a vacuum deposition apparatus 10A for forming a thin film on a substrate 15, in which a shortest path length L from a gas introduction port 16 for a gas to be introduced during deposition to the substrate 15 is five times or more than a mean free path of the gas to be introduced. Spattering pressure during the deposition is preferably 0.1 Pa or more and 2 Pa or less. A path change mechanism 22 is preferably provided between the gas introduction port 16 and the substrate 15.
摘要翻译：要解决的问题：提供一种真空沉积设备，即使在衬底面积增加时，也能够以简单的结构在整个衬底表面上形成薄膜质量变化的薄膜。解决方案：提供一种真空沉积设备10A 用于在衬底15上形成薄膜，其中从沉积到衬底15中的待导入气体的气体导入口16的最短路径长度L为要被引导到衬底15的气体的平均自由程的五倍或更多介绍。沉积期间的溅射压力优选为0.1Pa以上且2Pa以下。优选地，在气体导入口16和基板15之间设置路径改变机构22。

7. 发明专利

JP2013128128A Thin film transistor, manufacturing method thereof, and display device 有权
标题翻译：薄膜晶体管，其制造方法和显示装置
公开(公告)号：JP2013128128A
公开(公告)日：2013-06-27
申请号：JP2013011205
申请日：2013-01-24
申请人： Idemitsu Kosan Co Ltd , 出光興産株式会社
发明人： EBATA KAZUAKI , TOMAI SHIGEKAZU , TSURUMA YUKI , MATSUZAKI SHIGEO , YANO KIMINORI
IPC分类号： H01L29/786 , H01L21/20 , H01L21/336 , H01L21/363
摘要： PROBLEM TO BE SOLVED: To provide a good quality oxide thin film by controlling a direction of crystal arrangement of an oxide thin film.SOLUTION: A thin film transistor has a lamination structure including an oxide layer and an insulation film, wherein a material used to produce the oxide layer is selected from a group consisting of an indium oxide, an indium oxide doped with Ga, an indium oxide doped with Al, an indium oxide doped with Zn, and an indium oxide doped with Sn, crystals of the oxide layer are arranged on a surface of the insulation layer in a columnar manner, the oxide layer is set as a channel layer, and the insulation layer is set as a gate insulation film.
摘要翻译：要解决的问题：通过控制氧化物薄膜的晶体排列的方向来提供优质的氧化物薄膜。解决方案：薄膜晶体管具有包括氧化物层和绝缘膜的层压结构，其中用于制造氧化物层的材料选自氧化铟，掺杂有Ga的氧化铟，掺杂有Al的氧化铟，掺杂有Zn的氧化铟和掺杂有Sn的氧化铟，氧化物层的晶体以柱状方式设置在绝缘层的表面上，将氧化物层设定为沟道层，并且绝缘层被设置为栅极绝缘膜。版权所有（C）2013，JPO＆INPIT

8. 发明专利

JP2013102227A Thin film transistor, manufacturing method of the same, and display device 有权
标题翻译：薄膜晶体管，其制造方法和显示器件
公开(公告)号：JP2013102227A
公开(公告)日：2013-05-23
申请号：JP2013025941
申请日：2013-02-13
申请人： Idemitsu Kosan Co Ltd , 出光興産株式会社
发明人： EBATA KAZUAKI , TOMAI SHIGEKAZU , TSURUMA YUKI , MATSUZAKI SHIGEO , YANO KIMINORI
IPC分类号： H01L29/786 , H01L21/20 , H01L21/336 , H01L21/363
摘要： PROBLEM TO BE SOLVED: To provide an oxide thin film of high quality by controlling a direction of a crystal arrangement of an oxide thin film.SOLUTION: A lamination structure comprises: an oxide layer which is a channel layer of a thin film transistor; and an insulating layer. In the oxide layer, an electric potential difference between a maximum value and a minimum value of surface potential at 25×25 μmis 60 mV or lower.
摘要翻译：要解决的问题：通过控制氧化物薄膜的晶体排列的方向来提供高质量的氧化物薄膜。解决方案：层压结构包括：作为薄膜晶体管的沟道层的氧化物层; 和绝缘层。在氧化物层中，25×25μm 2 的表面电位的最大值与最小值之间的电位差为60mV以下。版权所有（C）2013，JPO＆INPIT

9. 发明专利

JP2017118014A 積層体、半導体素子及び電気機器审中-公开
公开(公告)号：JP2017118014A
公开(公告)日：2017-06-29
申请号：JP2015253999
申请日：2015-12-25
申请人：出光興産株式会社 , Idemitsu Kosan Co Ltd
发明人： TSURUMA YUKI , KAWASHIMA EMI , SEKIYA TAKASHI , TAKESHIMA MOTOHIRO , KAMIOKA YOSHIHIRO , HAYASAKA HIROMI , TOMAI SHIGEKAZU , INOUE KAZUYOSHI
IPC分类号： H01L29/872 , H01L21/28 , H01L21/52 , H01L29/47
摘要：【課題】オーミック接合の電気的な接合抵抗値が小さく、物理的に固定化する強度が高い半導体素子に用いることのできる積層体及び半導体素子を提供する。【解決手段】対向する第1の面541及び第2の面542を有する導電性基板54と、前記導電性基板の第1の面541の側に、接触抵抗低減層61、ハンダ浸食防止層62、接着強度向上及び/又は接触抵抗低減層63を、この順で有し、前記接着強度向上及び/又は接触抵抗低減層63は、フレームにハンダ70で固定されており、前記導電性基板の第2の面542の側に、少なくとも酸化物半導体層10及びショットキー電極層20を有することを特徴とする積層体。【選択図】図1

10. 发明专利

JP2014017496A Thin film transistor, manufacturing method of the same, and display device 审中-公开
标题翻译：薄膜晶体管，其制造方法和显示器件
公开(公告)号：JP2014017496A
公开(公告)日：2014-01-30
申请号：JP2013170987
申请日：2013-08-21
申请人： Idemitsu Kosan Co Ltd , 出光興産株式会社
发明人： EBATA KAZUAKI , TOMAI SHIGEKAZU , TSURUMA YUKI , MATSUZAKI SHIGEO , YANO KIMINORI
IPC分类号： H01L29/786 , C23C14/08 , C23C14/34 , C23C14/40 , C23C14/58 , H01L21/20 , H01L21/336 , H01L21/363
摘要： PROBLEM TO BE SOLVED: To provide an oxide thin film of high quality by controlling a direction of crystal arrangement of the oxide thin film.SOLUTION: A lamination structure comprises: an oxide layer which serves as a channel layer of a thin film transistor; and an insulating layer. In the oxide layer, electric potential difference between a maximum value and a minimum value of surface potential at 25×25 μmis 60 mV or lower.
摘要翻译：要解决的问题：通过控制氧化物薄膜的晶体排列方向来提供高质量的氧化物薄膜。解决方案：层压结构包括：用作薄膜晶体管的沟道层的氧化物层; 和绝缘层。在氧化物层中，25×25μm的表面电位的最大值与最小值之间的电位差为60mV以下。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式