专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP2021019155A 半導体装置审中-公开
公开(公告)号：JP2021019155A
公开(公告)日：2021-02-15
申请号：JP2019135501
申请日：2019-07-23
申请人：株式会社デンソー
发明人：高橋茂樹 , 住友正清 , 村川浩一
IPC分类号： H01L29/739 , H01L21/8234 , H01L27/06 , H01L29/78
摘要：【課題】破壊されることを抑制できる半導体装置を提供する。【解決手段】IGBT素子を有するIGBT領域1aと、FWD素子を有するFWD領域1bが共通の半導体基板10に形成されている半導体装置において、FWD領域1bの第2ベース層12bをIGBT領域1a第1ベース層12aよりも不純物濃度が低くなるようにする。また、FWD領域1bに形成されるコンタクト領域17bは、FWD素子に逆電圧が印加された際に空乏化しない不純物濃度とし、トレンチ13の長手方向に沿って互いに離れた状態で複数形成されるようにする。この場合、トレンチの長手方向に沿って隣合うコンタクト領域17bの間隔における半分の長さをy[μm]、コンタクト領域の深さをx[μm]とすると、コンタクト領域17bは、y 【選択図】図1

2. 发明专利

JP2017050471A 半導体装置审中-公开
公开(公告)号：JP2017050471A
公开(公告)日：2017-03-09
申请号：JP2015174091
申请日：2015-09-03
申请人：株式会社デンソー
发明人：程イ涛 , 高橋茂樹 , 住友正清
IPC分类号： H01L27/04 , H01L29/739 , H01L29/861 , H01L29/868 , H01L21/8234 , H01L27/06 , H01L27/088 , H01L29/78
CPC分类号： H01L21/8234 , H01L27/04 , H01L27/06 , H01L27/088 , H01L29/739 , H01L29/78 , H01L29/861 , H01L29/868
摘要：【課題】特性制御やバラツキ抑制を行い易いダイオードを有する半導体装置を提供する。【解決手段】第1導電型のドリフト層1と、ドリフト層の裏面側に形成された第1導電型のカソード領域4と、ドリフト層の表面側の表層部に形成された第2導電型領域5と、第2導電型領域よりも深く形成されて第2導電型領域を複数に分けると共に、第2導電型領域によってアノード領域5bを構成する複数のトレンチ6と、トレンチの表面に形成されたゲート絶縁膜8と、ゲート絶縁膜の表面に形成されたゲート電極9と、アノード領域に電気的に接続された上部電極11と、カソード領域と電気的に接続された下部電極12と、を備えたフリーホィールダイオード(FWD)200を有する。FWD部のメサ幅を少なくとも0.3μm以上に設定する。【選択図】図1

3. 发明专利

JP2016157934A 半導体装置审中-公开
标题翻译：半导体器件
公开(公告)号：JP2016157934A
公开(公告)日：2016-09-01
申请号：JP2016028255
申请日：2016-02-17
申请人：株式会社デンソー
发明人：住友正清 , 荻野誠裕 , 加藤之啓
IPC分类号： H01L29/739 , H01L21/28 , H01L29/78
CPC分类号： H01L29/7394 , H01L23/485 , H01L29/42368 , H01L29/42376 , H01L29/7397 , H01L29/78
摘要：【課題】オン電圧の低減を図りつつ、スイッチング制御性の低下を抑制するトレンチゲート型の絶縁ゲート型バイポーラトランジスタ(IGBT)を提供する。【解決手段】ゲート絶縁膜15は、トレンチ14のうちの、キャリアストレージ層13の不純物濃度が最も高くなるピーク位置よりもコレクタ層22側に位置する側面に形成された部分の厚さがピーク位置よりもトレンチ14の開口部側に位置する側面に形成された部分の厚さより厚くなるようにする。【選択図】図1
摘要翻译：要解决的问题：提供一种在降低导通电压的同时抑制开关控制性降低的沟槽栅型绝缘栅双极型晶体管（IGBT）。解决方案：在半导体器件中，形成栅绝缘膜15，位于比集电极层22更靠近集电极层22的位于杂质浓度最高的载流子存储层13的峰值位置的部分的厚度比侧面上的部分的厚度厚面积比峰值位置更靠近沟槽14的开口。选择的图示：图1

4. 发明专利

JP6954333B2 半導体装置有权
公开(公告)号：JP6954333B2
公开(公告)日：2021-10-27
申请号：JP2019170639
申请日：2019-09-19
申请人：株式会社デンソー
发明人：村川浩一 , 住友正清 , 高橋茂樹
IPC分类号： H01L29/739 , H01L29/861 , H01L29/868 , H01L29/872 , H01L29/78

5. 发明专利

JP6729478B2 半導体装置有权
公开(公告)号：JP6729478B2
公开(公告)日：2020-07-22
申请号：JP2017088677
申请日：2017-04-27
申请人：株式会社デンソー
发明人：住友正清
IPC分类号： H01L29/739 , H01L29/78

6. 发明专利

JP6641983B2 半導体装置有权
公开(公告)号：JP6641983B2
公开(公告)日：2020-02-05
申请号：JP2015252136
申请日：2015-12-24
申请人：株式会社デンソー
发明人：住友正清
IPC分类号： H01L29/739 , H01L29/06 , H01L21/8234 , H01L27/06 , H01L27/088 , H01L29/78

7. 发明专利

JP2015138884A 半導体装置の製造方法有权
标题翻译：半导体器件制造方法
公开(公告)号：JP2015138884A
公开(公告)日：2015-07-30
申请号：JP2014009673
申请日：2014-01-22
申请人：株式会社デンソー
发明人：坂根宏樹 , 住友正清 , 稲垣秀哉
IPC分类号： H01L29/78 , H01L29/739 , H01L29/423 , H01L29/49 , H01L21/3205 , H01L21/768 , H01L23/522 , H01L21/66 , H01L21/336
摘要：【課題】隣接するトレンチ間の間隔のうちの最も狭くなる部分の幅を把握できる半導体装置の製造方法を提供する。【解決手段】半導体ウェハ20の素子用領域21aに複数の素子用トレンチ4を形成すると共に、テスト用領域21bに素子用トレンチ4を形成する工程と同じ工程で複数のテスト用トレンチ31〜35を形成する。また、素子用トレンチ4およびテスト用トレンチ31〜35に電極6を埋め込む。そして、テスト用トレンチ31〜35を形成する工程では、隣接するテスト用トレンチ31〜35の開口部側の間隔を互いに異ならせつつ、かつそのうちの一部の間隔を隣接する素子用トレンチ31〜35の開口部の間隔より狭くし、電極6を埋め込む工程の後、隣接するテスト用トレンチ31〜35に埋め込まれた電極6が電気的に接続されているか否かを検査することにより、隣接する素子用トレンチ4の間隔のうちの最も狭くなる部分の幅を推測する。【選択図】図4
摘要翻译：要解决的问题：提供一种可以获得彼此相邻的沟槽之间的间隔最窄的部分的宽度的半导体器件制造方法。解决方案：半导体器件制造方法包括以下步骤：形成多个元件沟槽在半导体晶片20的元件区域中，通过与形成元件沟槽4的工艺相同的处理，在测试区域21b中形成多个测试沟槽31-35; 并将电极6嵌入元件沟槽4和测试沟槽31-35中。在形成测试沟槽31-35的过程中，在开口侧彼此相邻的测试沟槽31-35的间隔彼此不同，并且使一些间隔小于元件沟槽的开口之间的间隔半导体器件制造方法还包括检查在电极6的嵌入处理之后彼此相邻的测试沟槽31-35中嵌入的电极6是否电连接的步骤，从而假设最窄部分的宽度在相邻的元件沟槽4之间的间隔。

8. 发明专利

JP6459791B2 半導体装置およびその製造方法有权
公开(公告)号：JP6459791B2
公开(公告)日：2019-01-30
申请号：JP2015120461
申请日：2015-06-15
申请人：株式会社デンソー
发明人：住友正清 , 高橋茂樹
IPC分类号： H01L29/78 , H01L29/861 , H01L29/868 , H01L29/06 , H01L21/336 , H01L29/739

9. 发明专利

JP6064371B2 半導体装置有权
公开(公告)号：JP6064371B2
公开(公告)日：2017-01-25
申请号：JP2012122822
申请日：2012-05-30
申请人：株式会社デンソー
发明人：住友正清 , 深津重光
IPC分类号： H01L29/739 , H01L29/78
CPC分类号： H01L29/7395 , H01L29/0839 , H01L29/4236 , H01L29/4238 , H01L29/66325 , H01L29/7397 , H01L29/7827

10. 发明专利

JP2016136620A 半導体装置审中-公开
标题翻译：半导体器件
公开(公告)号：JP2016136620A
公开(公告)日：2016-07-28
申请号：JP2015252136
申请日：2015-12-24
申请人：株式会社デンソー
发明人：住友正清
IPC分类号： H01L29/78 , H01L29/739 , H01L29/06 , H01L21/8234 , H01L27/06 , H01L27/088 , H01L27/04
CPC分类号： H01L29/739 , H01L21/761 , H01L27/04 , H01L29/0619 , H01L29/0692 , H01L29/0696 , H01L29/0821 , H01L29/0834 , H01L29/1095 , H01L29/41708 , H01L29/66325 , H01L29/7397 , H01L29/78
摘要：【課題】IGBT領域およびFWD領域を有する半導体装置において、リカバリ電流を低減する。【解決手段】FWD領域1bにおいて、ベース層12の表層部に、ドリフト層11よりも高不純物濃度とされた第1導電型の注入抑制領域16と、ベース層12よりも高不純物濃度とされた第2導電型のコンタクト領域17とをトレンチ13の延設方向に沿って交互に形成する。これによれば、FWD素子がダイオード動作している際に注入抑制領域16によってキャリアの注入が抑制されるため、リカバリ電流を低減できる。【選択図】図1
摘要翻译：要解决的问题：减少具有IGBT区域和FWD区域的半导体器件中的恢复电流。解决方案：半导体器件包括FWD区域1b，其中第一导电类型注入抑制区域16的杂质浓度高于沿着沟槽13的延伸方向在基底层12的表面层部交替地形成杂质浓度高于基底层12的杂质浓度的漂移层11和第二导电型接触区17.由此，由于注入当FWD元件二极管工作时，载流子被注入抑制区域16抑制，恢复电流可以减小。图1

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式