会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 5. 发明专利
    • 半導体装置
    • 半导体器件
    • JP2016058661A
    • 2016-04-21
    • JP2014185721
    • 2014-09-11
    • 国立研究開発法人産業技術総合研究所富士電機株式会社
    • 木下 明将星 保幸原田 祐一辻 崇福田 憲司原田 信介
    • H01L29/12H01L29/06H01L29/78
    • 【課題】オン抵抗を低下させるとともに、耐圧の低下を抑制することができる半導体装置を提供すること。 【解決手段】n型ドリフト領域のうち、ドレイン側の第1n型炭化珪素エピタキシャル層2aよりも不純物濃度の高いソース側の第2n型炭化珪素エピタキシャル層2bに、JFET領域が設けられている。JFET領域のうち、p型ベース領域4間に挟まれた部分には、第2n型炭化珪素エピタキシャル層2bよりも不純物濃度の高いn型ウェル領域8が設けられている。JFET領域のうち、p + 型ベース領域3間に挟まれた部分には、n型ウェル領域8よりも不純物濃度の高いn型高濃度領域2cが設けられている。n型高濃度領域2cの厚さt2はp + 型ベース領域3の厚さt3よりも薄い。すなわち、JFET領域のうち、p + 型ベース領域3のJFET領域側の下側コーナー部以外の不純物濃度がn型ドリフト領域のドレイン側よりも高くなっている。 【選択図】図1
    • 要解决的问题:提供一种能够降低导通电阻并抑制击穿电压降低的半导体器件。解决方案:半导体器件包括设置在源极侧的第二n型碳化硅外延层2b中的JFET区域 n型漂移区,其中杂质浓度高于n型漂移区的漏极侧的第一n型碳化硅外延层2a的杂质浓度。 在由p型基极区域4夹持的JFET区域的一部分上,设置了杂质浓度高于第二n型碳化硅外延层2b的n型阱区域8。 在由p型基极区域3夹持的JFET区域的一部分上,设置了杂质浓度高于n型阱区域8的n型高浓度区域2c。 n型高浓度区域2c的厚度t2比p型基底区域3的厚度t3薄。也就是说,除了p型基底区域3的下侧角部以外的JFET区域的一部分的杂质浓度 在JFET区域侧,高于n型漂移区域的漏极侧的JFET区域。选择的图:图1
    • 7. 发明专利
    • 炭化珪素半導体装置
    • 硅碳化硅半导体器件
    • JP2015115375A
    • 2015-06-22
    • JP2013254569
    • 2013-12-09
    • 国立研究開発法人産業技術総合研究所富士電機株式会社
    • 木下 明将星 保幸原田 祐一大西 泰彦原田 信介
    • H01L29/12H01L29/78
    • 【課題】耐圧が低下することを抑制することができ、かつオン抵抗が増加することを抑制することができる炭化珪素半導体装置を提供すること。 【解決手段】n型SiC基板1のおもて面には積層されたn - 型SiC層2の、n型SiC基板1側に対して反対側の表面層に、p型ベース領域となる複数のp型領域3が選択的に設けられている。p型領域3は、n型SiC基板1側よりもゲート電極7側の不純物濃度が低いのが好ましい。隣り合うp型領域3間の間隔Lは、所定耐圧を確保可能な3μm以下であるのがよい。n - 型SiC層2の、隣り合うp型領域3間に挟まれた領域には、n - 型SiC層2よりも不純物濃度が高いn型領域21が設けられている。n型領域21は、n型SiC基板1側の部分21bよりもゲート電極7側の部分21aの不純物濃度が高くなっている。 【選択図】図1
    • 要解决的问题:提供一种能够抑制耐压降低和导通电阻增加的碳化硅半导体器件。解决方案:碳化硅半导体器件包括多个p型区域3,其为p型基极区域, 选择性地设置在n型SiC衬底1的表面上与n型SiC衬底1的相反侧的层叠n型SiC层2的表面层中。p型的杂质浓度优选 栅极电极7侧的区域3比n型SiC基板1侧低。 相邻p型区域3之间的距离L优选为3μm,能够确保预定的耐压。 在n型SiC层2上,在相邻p型区域3之间的w区域中,具有比n型SiC层2的杂质浓度高的n型区域21.n型区域21在部分21a中具有较高的杂质区域 在栅电极7侧比在n型SiC衬底1侧的部分21b中。