专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP2014522561A Production method of the isolator and an isolator 有权
公开(公告)号：JP2014522561A
公开(公告)日：2014-09-04
申请号：JP2013545573
申请日：2012-05-29
申请人：富士電機株式会社
发明人：ジョニーキンオンシン , ルルペン , ロンシャンウー , 仁志澄田 , 善昭豊田 , 正志赤羽
IPC分类号： H01L21/822 , H01L21/3205 , H01L21/768 , H01L23/522 , H01L27/04
CPC分类号： H01P1/36 , H01F2019/085 , H01L21/76879 , H01L23/481 , H01L23/5227 , H01L23/645 , H01L24/16 , H01L25/0652 , H01L25/0657 , H01L28/10 , H01L2224/13022 , H01L2224/16238 , H01L2224/73257 , H01L2225/06513 , H01L2225/06531 , H01L2225/06541 , H01L2924/00014 , H01L2924/12043 , H01L2924/13091 , H01L2224/13099 , H01L2924/00
摘要：【課題】小型化を図ることができ、かつ電気的特性を向上し、高耐圧化を実現することができるアイソレータおよびアイソレータの製造方法を提供する。
【解決手段】アイソレータは、受信回路、送信回路１２、トランス１３によって構成される。送信回路１２は、半導体基板２０のおもて面に設けられている。トランス１３は、半導体基板２０の裏面に設けられ、送信回路１２から入力された信号を電気的に絶縁した状態で受信回路に伝達する。トランス１３は、一次コイル３１−１および二次コイル３２−１で構成される。一次コイル３１−１は、コイル用トレンチ３１−２の内部の酸化膜２１−３の内側に埋め込まれた金属膜で構成される。二次コイル３２−１は、一次コイル３１−１を覆う絶縁膜２２の内部に、一次コイル３１−１と対向して設けられ、絶縁膜２２によって一次コイル３１−１と絶縁されている。
【選択図】図２

2. 发明专利

JPWO2012124786A1 半導体装置およびその製造方法有权
公开(公告)号：JPWO2012124786A1
公开(公告)日：2014-07-24
申请号：JP2013504780
申请日：2012-03-15
申请人：富士電機株式会社
发明人：善昭豊田 , 善昭豊田
IPC分类号： H01L27/04 , H01L21/76 , H01L21/8234 , H01L27/088 , H01L29/06 , H01L29/739 , H01L29/78
CPC分类号： H01L29/0615 , H01L21/823412 , H01L21/823418 , H01L21/823456 , H01L21/823487 , H01L27/088 , H01L29/0696 , H01L29/1095 , H01L29/402 , H01L29/4236 , H01L29/66666 , H01L29/7397 , H01L29/7803 , H01L29/7811 , H01L29/7813 , H01L29/7827
摘要：縦型トレンチゲート型MOSFET素子部(30)と、p-型ウェル拡散領域(4a)を有する制御用横型nチャネルMOSFET素子部(22)と、これらを取り巻く終端耐圧領域(23)と、を備えた半導体装置であって、終端耐圧領域(23)がLOCOS酸化膜(11c)と端部のトレンチに外接するp型サステイン領域(50)と、それに外接するp-型拡散領域(4b)と、を備え、p-型拡散領域(4b)をp型ベース領域(5)より深く低濃度とし、p型サステイン領域(50)をp-型拡散領域(4b)より浅く高濃度とし、p-型ウェル拡散領域(4a)をp型ベース領域(5)とp型サステイン領域(50)より深く低濃度とし、終端耐圧領域(23)とp-型ウェル拡散領域(4a)の耐圧をMOSFET素子部(30)の耐圧より高くした。

3. 发明专利

JPWO2015174197A1 半導体装置および半導体装置の製造方法有权
公开(公告)号：JPWO2015174197A1
公开(公告)日：2017-04-20
申请号：JP2016519171
申请日：2015-04-15
申请人：富士電機株式会社
发明人：善昭豊田 , 善昭豊田 , 英明片倉 , 英明片倉 , 崇智大江 , 崇智大江
IPC分类号： H01L21/8234 , H01L21/336 , H01L21/8238 , H01L27/088 , H01L27/092 , H01L29/78
CPC分类号： H01L21/823885 , H01L21/265 , H01L21/26546 , H01L21/823807 , H01L21/82385 , H01L21/823871 , H01L27/0922 , H01L29/417 , H01L29/78
摘要：出力段用の縦型nチャネルパワーMOSFET(21)と、縦型nチャネルパワーMOSFET(21)を制御するための横型pチャネルMOSFET(22)と、が同一の半導体基板上に設けられている。横型pチャネルMOSFET(22)は、ゲート電極(17)に自己整合的に形成されたPsd(p+型ソース領域(12)およびp+型ドレイン領域(13))を備える。Psdの内部にはp+型拡散領域(14,15)が設けられている。Psdは、p+型拡散領域(14,15)により部分的に高不純物濃度となっている。p+型拡散領域(14,15)には、縦型nチャネルパワーMOSFET(21)のp+型拡散領域(8)と同時にイオン注入により形成され、従来よりも幅の狭いコンタクトホールを介してそれぞれ金属電極層が接続される。このようにすることで、金属配線層と半導体部とのコンタクト性を向上させることができ、かつ微細化を図ることができる。

4. 发明专利

JP5626356B2 ＭＯＳ駆動型半導体装置およびＭＯＳ駆動型半導体装置の製造方法有权
标题翻译：用于制造MOS驱动型半导体元件和MOS驱动型半导体器件的方法
公开(公告)号：JP5626356B2
公开(公告)日：2014-11-19
申请号：JP2012544984
申请日：2010-05-27
申请人：富士電機株式会社
发明人：キンオンシン , キンオンシン , チュンワイウン , チュンワイウン , 澄田　仁志 , 仁志澄田 , 善昭豊田 , 善昭豊田 , 大井　明彦 , 明彦大井 , 田中　裕之 , 裕之田中 , 武義西村 , 武義西村
IPC分类号： H01L29/78 , H01L21/336
CPC分类号： H01L29/66734 , H01L21/26586 , H01L29/0865 , H01L29/0869 , H01L29/4236 , H01L29/7813

5. 发明专利

JP5387382B2 Semiconductor device and a method of manufacturing the same 有权
公开(公告)号：JP5387382B2
公开(公告)日：2014-01-15
申请号：JP2009286801
申请日：2009-12-17
申请人：富士電機株式会社
发明人：顕寛上西 , 善昭豊田
IPC分类号： H01L21/336 , H01L29/78

6. 发明专利

JP2017538277A アイソレータおよびアイソレータの製造方法有权
公开(公告)号：JP2017538277A
公开(公告)日：2017-12-21
申请号：JP2016544483
申请日：2015-07-03
申请人：富士電機株式会社
发明人：ジョニーキンオンシン , ジョニーキンオンシン , ルルペン , ルルペン , ロンシャンウー , ロンシャンウー , 澄田　仁志 , 仁志澄田 , 善昭豊田 , 善昭豊田 , 赤羽　正志 , 正志赤羽
IPC分类号： H01L21/822 , H01F17/00 , H01F19/08 , H01F41/04 , H01L21/3205 , H01L21/768 , H01L23/522 , H01L27/04 , H04B5/02
CPC分类号： H01L23/645 , H01F21/00 , H01L21/762 , H01L25/0655 , H01L25/0657 , H01L27/0694 , H01L28/10 , H01L2224/48091 , H01L2224/48137 , H01L2225/06513 , H01L2225/06541 , H01L2924/00014
摘要：【課題】パッケージの組立工程数を簡素化する。【解決手段】アイソレータ10は、送信回路12、トランス、受信回路11で構成される。第1半導体基板20の裏面にはトランスの第1コイル21が設けられ、おもて面には送信回路12およびトランスの第2コイル22が設けられる。第1コイル21は、コイル用トレンチ32の内部に埋め込まれ、ビア埋め込み金属膜39によって基板おもて面に引き出されて送信回路12と電気的に接続される。第2コイル22は、基板おもて面の絶縁層35上に配置される。第2半導体基板40のおもて面には、受信回路11が設けられる。第2コイル22と受信回路11とは、第1,2半導体基板20,40のおもて面にそれぞれ設けられた第1,3電極パッド23,43をワイヤー51によって接続することで互いに電気的に接続される。【選択図】図2

7. 发明专利

JPWO2013002129A1 半導体装置の製造方法有权
标题翻译：一种制造半导体器件的方法
公开(公告)号：JPWO2013002129A1
公开(公告)日：2015-02-23
申请号：JP2013522808
申请日：2012-06-21
申请人：富士電機株式会社
发明人：善昭豊田 , 善昭豊田 , 崇智大江 , 崇智大江
IPC分类号： H01L21/8234 , H01L21/336 , H01L27/08 , H01L27/088 , H01L29/06 , H01L29/739 , H01L29/78
CPC分类号： H01L29/66666 , H01L21/823807 , H01L21/823828 , H01L21/823885 , H01L27/0922 , H01L29/402 , H01L29/66348 , H01L29/66659 , H01L29/66734 , H01L29/7395 , H01L29/7811
摘要：半導体基板の縦型トレンチゲートMOSFET領域(21)および制御用の横型プレーナゲートMOSFET領域(22)にそれぞれ素子を形成するために、まず、縦型トレンチゲートMOSFET領域(21)において、半導体基板上にトレンチ(33)を形成する。次に、トレンチ(33)の内壁に沿って第1ゲート酸化膜(7a)を形成する。次に、トレンチ(33)の内部に、第1ゲート酸化膜(7a)を介してポリシリコン膜(6a)を充填する。次に、素子分離する領域にLOCOS酸化膜(11)を形成する。次に、横型プレーナゲートMOSFET領域(22)において、半導体基板上に第2ゲート酸化膜(7b)を形成する。これにより、工程数の増加を抑え、かつ出力段MOSFETのゲートしきい値電圧が制御用MOSFETのゲートしきい値電圧よりも大きく、LOCOS酸化膜(11)の膜厚が薄くならず、トレンチ(33)内の異物の残渣が生じないという効果を奏する。
摘要翻译：对于每一个形成在垂直沟槽栅MOSFET区域（21）的元件和控制所述半导体基板（22）的横向平面栅MOSFET区，首先，在一个半导体衬底上的垂直沟槽栅MOSFET区域（21）以形成沟槽（33）。接着，沿（33）（图7a）的内壁上的沟槽第一栅极氧化膜层。然后，在沟槽（33），经由第一栅极氧化膜（图7a）填充所述多晶硅膜（6A）。然后，在区域隔离的LOCOS氧化膜（11）。接着，横向平面栅MOSFET区域（22），在半导体衬底上形成第二栅氧化膜（图7b）。因此，抑制步数比对照MOSFET的输出级MOSFET的栅极阈值电压的栅极阈值电压的增加，以及较大的，LOCOS氧化膜的膜厚度（11）不会变薄，沟槽（在残留不发生作用的异物33）。

8. 发明专利

JP5641131B2 半導体装置およびその製造方法有权
公开(公告)号：JP5641131B2
公开(公告)日：2014-12-17
申请号：JP2013504780
申请日：2012-03-15
申请人：富士電機株式会社
发明人：善昭豊田 , 善昭豊田
IPC分类号： H01L27/04 , H01L21/76 , H01L21/8234 , H01L27/088 , H01L29/06 , H01L29/739 , H01L29/78
CPC分类号： H01L29/0615 , H01L21/823412 , H01L21/823418 , H01L21/823456 , H01L21/823487 , H01L27/088 , H01L29/0696 , H01L29/1095 , H01L29/402 , H01L29/4236 , H01L29/66666 , H01L29/7397 , H01L29/7803 , H01L29/7811 , H01L29/7813 , H01L29/7827

9. 发明专利

JPWO2014133138A1 半導体装置有权
标题翻译：半导体器件
公开(公告)号：JPWO2014133138A1
公开(公告)日：2017-02-02
申请号：JP2015503051
申请日：2014-02-28
申请人：富士電機株式会社
发明人：善昭豊田 , 善昭豊田
IPC分类号： H01L21/8234 , H01L21/336 , H01L21/822 , H01L27/04 , H01L27/06 , H01L27/088 , H01L29/78
CPC分类号： H03K17/161 , H01L27/0629 , H01L27/088 , H01L27/0883 , H01L27/0922 , H01L29/0619 , H01L29/0847 , H01L29/4236 , H01L29/42368 , H01L29/78 , H01L29/7811 , H01L29/7813 , H01L29/7827 , H01L29/7835 , H01L29/8613
摘要：横型MOSFET(53)に並列に横型MOSFET(64)を配置し、リニアソレノイド(56)に流れる還流電流ILの一部を横型MOSFET(64)に電流(203)として流すことで、寄生トランジスタ(63)に流れる電流(201,202)を減少させ、横型MOSFETに内蔵される寄生トランジスタ(63)に流れる電流を抑制することができる。寄生トランジスタ(63)に流れる電流(201,202)が減少することで、同期整流回路を構成する半導体装置(100)の誤動作と破壊を防止することができる。
摘要翻译：布置成与横向MOSFET（53）平行的横向MOSFET（64），通过在横向MOSFET（64），一个寄生晶体管中流动的回流电流IL流经线性螺线管（56），其为电流（203）的部分（63 ），以减少的电流（201，202）中流动，所以能够抑制电流流过其在横向MOSFET（63）引入的寄生晶体管。由流过寄生晶体管（63）（201，202）的电流减小，所以能够防止构成的同步整流器电路（100）的半导体装置的破坏和故障。

10. 发明专利

JP5585593B2 Semiconductor device 有权
公开(公告)号：JP5585593B2
公开(公告)日：2014-09-10
申请号：JP2011551945
申请日：2011-01-28
申请人：富士電機株式会社
发明人：祐一原田 , 達也内藤 , 善昭豊田
IPC分类号： H01L29/78 , H01L21/822 , H01L27/04 , H01L27/06 , H01L27/088 , H01L29/739 , H01L29/861 , H01L29/868
CPC分类号： H01L21/84 , H01L27/0255 , H01L27/0259 , H01L27/0629 , H01L27/0635 , H01L27/1203 , H01L29/7395 , H01L29/78 , H01L29/861 , H01L2224/48463 , H01L2924/1305 , H01L2924/13055 , H01L2924/13091 , H01L2924/00

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式