专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP6171522B2 デジタル制御発振器及び出力周波数制御方法有权
公开(公告)号：JP6171522B2
公开(公告)日：2017-08-02
申请号：JP2013086105
申请日：2013-04-16
申请人：富士通株式会社
发明人：熱海健
IPC分类号： H03L7/16 , H03B28/00
CPC分类号： H03J1/0008 , G06F1/02 , H03L7/00 , H03L7/0991 , H03B2200/009

2. 发明专利

JP2015207827A 位相同期回路审中-公开
标题翻译：相位同步电路
公开(公告)号：JP2015207827A
公开(公告)日：2015-11-19
申请号：JP2014085853
申请日：2014-04-17
申请人：富士通株式会社
发明人：熱海健
IPC分类号： H03L7/107 , H03L7/093
摘要：【課題】入力信号の周波数に偏差が存在する場合に、フィルタ係数の切り換えに伴う遅延素子の出力値の過渡的な変動に起因した出力周波数の変動を抑制する。【解決手段】位相比較器2は、入力信号の位相と出力信号の位相とを比較し、差分信号を生成する。ループフィルタ3は、切り替え可能なフィルタ係数を差分信号に乗算し、フィルタ係数が乗算された差分信号を遅延させた信号である遅延信号を積算することで、フィルタ係数に応じたカットオフ周波数以上の周波数を有する成分を差分信号から遮断する。出力信号発振器(DCO)4は、成分が遮断された差分信号を用いて出力周波数を制御する。可変乗算器36は、遅延素子(Delay)33の後段に設けられ、設定される乗算値を遅延信号に乗算する。乗算値設定器9は、フィルタ係数の切り替えが行われる場合に、遅延信号の値を変動する遅延信号の収束値に変化させる乗算値を可変乗算器に設定する。【選択図】図6
摘要翻译：要解决的问题：在输入信号的频率存在偏差的情况下，通过切换滤波器系数来抑制由延迟元件的输出值的瞬态变化引起的输出频率的变化。解决方案：相位比较器2将输入信号的相位与输出信号的相位进行比较，并产生差分信号。在环路滤波器3中，将差分信号乘以可切换滤波器系数，并将通过延迟差分信号乘以滤波器系数而获得的延迟信号积分，以切除频率等于或高于截止频率的分量频率对应于来自差分信号的滤波器系数。输出信号振荡器（DCO）4通过使用分量截止差分信号来控制输出频率。在延迟元件（延迟）33的后级上设置可变乘法器36，并将延迟信号乘以预设乘法值。乘法值设定器9将可变乘数设定为在切换滤波器系数时将延迟信号的值变更为变化延迟信号的收敛值的乘法值。

3. 发明专利

JP2018007119A データ処理装置及びデータ処理方法审中-公开
公开(公告)号：JP2018007119A
公开(公告)日：2018-01-11
申请号：JP2016133696
申请日：2016-07-05
申请人：富士通株式会社
发明人：熱海健
IPC分类号： H04L13/08 , H04L7/033 , G06F13/38 , G06F13/42 , H04L7/00
CPC分类号： H04J3/0623 , H04J3/167 , H04J2203/0085
摘要：【課題】通信性能を向上できるデータ処理装置及びデータ処理方法を提供する。【解決手段】データ処理装置は、データが書き込まれた順に読み出されるバッファと、書き込みクロック信号に従いバッファにデータを書き込む書き込み回路と、読み出しクロック信号に従いバッファからデータを読み出す読み出し回路と、書き込みクロック信号と読み出しクロック信号の位相差に基づき読み出しクロック信号の位相同期処理を行い、位相差が所定の範囲内になったとき、通知信号を出力するPLL回路と、通知信号に基づき書き込み回路の書き込み開始のタイミングを制御する書き込み制御回路と、書き込み回路がデータを書き込んだアドレスと基準アドレスを比較し、比較結果に基づき読み出し回路の読み出し開始のタイミングを制御する読み出し制御回路と、通知信号が出力されたときの位相差に応じた補正値により基準アドレスを補正する補正回路とを有する。【選択図】図14

4. 发明专利

JP2016208424A 位相同期回路および位相同期方法审中-公开
标题翻译：相位同步电路和相位同步方法
公开(公告)号：JP2016208424A
公开(公告)日：2016-12-08
申请号：JP2015090894
申请日：2015-04-27
申请人：富士通株式会社
发明人：熱海健
IPC分类号： H03K5/00 , H03L7/093
CPC分类号： H03L7/093 , H03L7/1075
摘要：【課題】入力信号に不定期な無信号のギャップを含んでも起動時の高速引込が行え、フィルタ係数を定常時に切り替えた後の位相変動を抑制できること。【解決手段】複数のループ特性のループフィルタ103を備えるPLL回路100は、入力信号に出力信号を位相同期するための引込時にループ特性を高カットオフ特性とし、引込後の定常ループ特性への切り替えを、入力信号に含まれる不定期な無信号のギャップが発生していないタイミングの検出に基づき行う係数切替器108、を備える。【選択図】図1
摘要翻译： A包含的输入信号的不规则没有信号也可以做高速拉入启动的间隙，在稳定切换的滤波器系数后的相位变化可以被抑制。 PLL电路100包括多个环路特性的环路滤波器103，当缩回时用于相位同步的输出信号与输入信号和高截止特性，切换到拉后的恒定循环特性的环路特性并且它包括一个系数选择器108，它执行的不规则没有信号的检测定时间隙的基础上没有发生在输入信号中。点域1

5. 发明专利

JP2016086312A 信号処理装置及び信号処理方法审中-公开
标题翻译：信号处理器和信号处理方法
公开(公告)号：JP2016086312A
公开(公告)日：2016-05-19
申请号：JP2014218675
申请日：2014-10-27
申请人：富士通株式会社
发明人：今野昌英 , 本郷廣信 , 熱海健
IPC分类号： H04L27/38
摘要：【課題】伝送品質を向上する信号処理装置及び信号処理方法を提供する。【解決手段】信号処理装置は、シンボルを伝送する信号をA/D変換することにより得られた信号値を処理するシンボル復元部10において、信号値と閾値を比較した結果に基づき、シンボルの値を判定する判定部100と、シンボルの値が遷移するパタンを検出するシンボルパタン検出部101とを有する。判定部100は、検出部101により検出されたシンボルパタンに応じて閾値Vth1〜Vth3を補正する。【選択図】図3
摘要翻译：要解决的问题：提供能够提高传输质量的信号处理器和信号处理方法。解决方案：信号处理器包括：确定部分100，用于基于信号值和阈值之间的比较结果来确定符号值; 在用于处理通过用于发送符号的信号的A / D转换获得的信号值的符号恢复部分10以及用于检测符号值转换模式的符号图案检测部分101。判定部100根据由检测部101检测出的符号图案来校正阈值Vth1〜Vth3。图3

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式