专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP2015037148A 半導体装置および半導体装置の製造方法有权
标题翻译：半导体器件和半导体器件制造方法
公开(公告)号：JP2015037148A
公开(公告)日：2015-02-23
申请号：JP2013168869
申请日：2013-08-15
申请人：ルネサスエレクトロニクス株式会社 , Renesas Electronics Corp
发明人： OKAMOTO YASUHIRO , NAKAYAMA TATSUO , INOUE TAKASHI
IPC分类号： H01L21/338 , H01L21/28 , H01L21/336 , H01L29/778 , H01L29/78 , H01L29/812
CPC分类号： H01L29/7787 , H01L21/28264 , H01L29/0692 , H01L29/2003 , H01L29/205 , H01L29/4236 , H01L29/42364 , H01L29/42368 , H01L29/66462 , H01L29/7786 , H01L29/7789
摘要：【課題】半導体装置の特性を向上させる。【解決手段】基板Sの上方に形成されたチャネル層CHと、チャネル層CH上に形成され、チャネル層CHよりバンドギャップが広い障壁層BAと、障壁層BAを貫通し、チャネル層CHの途中まで到達する溝Tと、溝T内にゲート絶縁膜GIを介して配置されたゲート電極GEと、を有するように半導体装置を構成する。そして、溝Tの底面の端部が丸みを帯びた形状であり、溝Tの底面の端部に接するゲート絶縁膜GIが丸みを帯びた形状である。このように、溝Tの底面の端部に、丸みを持たせることで、ゲート電極GEの底面の端部と溝Tの底面の端部との間に位置するゲート絶縁膜GIの膜厚を低減することができる。これにより、溝Tの底面の端部においてもチャネルCが形成され、チャネルCの抵抗を小さくすることができる。【選択図】図1
摘要翻译：要解决的问题：提高半导体器件的特性。解决方案：半导体器件包括：形成在衬底S上方的沟道层CH; 阻挡层BA，其形成在沟道层CH上方，并且具有比沟道层CH的带隙宽的带隙; 穿透阻挡层BA以到达沟道层CH的中间的沟槽T; 以及通过栅极绝缘膜GI布置在沟槽T中的栅电极GE。沟槽T的底面的端部具有圆形形状，并且与沟槽T的底面的端部接触的栅极绝缘膜GI具有圆形形状。如上所述，通过使沟槽T的底面的端部圆形，位于栅电极GE的底面的端部与沟槽的底面的端部之间的栅极绝缘膜GI的膜厚度 T可以减少。因此，即使在沟槽T的底面的端部也形成沟道C，也可以减小沟道C的电阻。

2. 发明专利

JP2014236105A 半導体装置および半導体装置の製造方法有权
标题翻译：半导体器件及制造半导体器件的方法
公开(公告)号：JP2014236105A
公开(公告)日：2014-12-15
申请号：JP2013116659
申请日：2013-06-03
申请人：ルネサスエレクトロニクス株式会社 , Renesas Electronics Corp
发明人： INOUE TAKASHI , NAKAYAMA TATSUO , OKAMOTO YASUHIRO , KAWAGUCHI HIROSHI , TAKEWAKI TOSHIYUKI , NAGURA NOBUHIRO , NAGAI TAKAYUKI , MIURA YOSHINAO , MIYAMOTO HIRONOBU
IPC分类号： H01L21/338 , H01L21/336 , H01L29/06 , H01L29/778 , H01L29/78 , H01L29/812
CPC分类号： H01L21/28264 , H01L21/0254 , H01L21/0262 , H01L21/308 , H01L29/2003 , H01L29/402 , H01L29/4236 , H01L29/42368 , H01L29/42376 , H01L29/452 , H01L29/513 , H01L29/66431 , H01L29/66462 , H01L29/7783 , H01L29/7787 , H01L29/7827
摘要：【課題】半導体装置の特性を向上させる。【解決手段】基板Sの上方に形成されたバッファ層BU、チャネル層CHおよび障壁層BAと、障壁層BAを貫通し、チャネル層CHの途中まで到達する溝Tと、この溝T内にゲート絶縁膜GIを介して配置されたゲート電極GEと、ゲート電極GEの両側の障壁層BA上のドレイン電極DEおよびソース電極SEと、を有するように半導体装置を構成する。そして、ゲート絶縁膜GIは、溝Tの端部からドレイン電極DE側に延在し、溝Tの端部側に位置する第1部と、第1部よりドレイン電極DE側に位置し、第1部より膜厚の大きい第2部とを有する。第1部は、絶縁膜IF2の単層膜よりなり、第2部は、絶縁膜IF1と絶縁膜IF2との積層膜よりなる。このように、溝Tのドレイン電極DE側の端部において、第1部の膜厚を小さくすることにより、オン抵抗を低減することができる。【選択図】図1
摘要翻译：要解决的问题：提高半导体器件的特性。解决方案：半导体器件具有形成在衬底S上方的缓冲层BU; 沟道层CH和阻挡层BA; 到达沟道层CH的中间部分的沟槽T; 通过绝缘膜GI设置在槽T中的栅电极GE; 以及栅极电极GE两侧的阻挡层BA上的漏电极DE和源电极SE。栅绝缘GI具有从槽T的端部向漏电极DE侧延伸并位于槽T的端部侧的第一部分; 以及位于漏电极DE侧而不是第一部分上的第二部分，并且具有大于第一部分的膜厚度的膜厚度。第一部分由绝缘膜IF2的单层膜制成，第二部分由绝缘膜IF1和绝缘膜IF2的叠层膜制成。因此，在槽T的漏电极DE侧的端部，第一部分的膜厚减小，从而降低导通电阻。

3. 发明专利

JP2014022413A Semiconductor device 有权
标题翻译：半导体器件
公开(公告)号：JP2014022413A
公开(公告)日：2014-02-03
申请号：JP2012156891
申请日：2012-07-12
申请人： Renesas Electronics Corp , ルネサスエレクトロニクス株式会社
发明人： OKAMOTO YASUHIRO , INOUE TAKASHI , NAKAYAMA TATSUO , NEGA RYOHEI , KANAZAWA MASAAKI , MIYAMOTO HIRONOBU
IPC分类号： H01L21/338 , H01L21/28 , H01L21/3205 , H01L21/336 , H01L21/768 , H01L23/522 , H01L23/532 , H01L29/41 , H01L29/417 , H01L29/778 , H01L29/78 , H01L29/812 , H02M7/5387
CPC分类号： H01L29/452 , H01L29/2003 , H01L29/205 , H01L29/517 , H01L29/518 , H01L29/66462 , H01L29/7787 , H01L29/78 , H01L2924/0002 , H01L2924/00
摘要： PROBLEM TO BE SOLVED: To improve reliability of a field effect transistor using a nitride semiconductor material.SOLUTION: A semiconductor device of an embodiment has such a feature point that a plurality of unit electrodes UE1 divided to separate from each other compose an ohmic electrode OE1. With this composition, flow of on-state current in a Y-axis direction (negative direction) across the plurality of unit electrodes UE1 can be inhibited. Further, increase in current density of on-state current flowing in the Y-axis direction (negative direction) in each of the plurality of unit electrodes UE1 can be inhibited. As a result, according to the embodiment, electromigration resistance of the ohmic electrode OE1 can be improved.
摘要翻译：要解决的问题：提高使用氮化物半导体材料的场效应晶体管的可靠性。解决方案：一个实施例的半导体器件具有这样的特征：多个彼此分离的单元电极UE1组成欧姆电极OE1 。通过该构成，能够抑制跨越多个单位电极UE1的Y轴方向（负方向）的通态电流的流动。此外，可以抑制在多个单位电极UE1中的每一个中沿Y轴方向（负方向）流动的导通电流的电流密度的增加。结果，根据实施例，可以提高欧姆电极OE1的电迁移电阻。

4. 发明专利

JP2017117996A 半導体装置および半導体装置の製造方法审中-公开
公开(公告)号：JP2017117996A
公开(公告)日：2017-06-29
申请号：JP2015253628
申请日：2015-12-25
申请人：ルネサスエレクトロニクス株式会社 , Renesas Electronics Corp
发明人： NAKAYAMA TATSUO , MIYAMOTO HIRONOBU , OKAMOTO YASUHIRO
IPC分类号： H01L21/336 , H01L21/20 , H01L21/265 , H01L29/06 , H01L29/12 , H01L29/78
CPC分类号： H01L29/78681 , H01L21/3006 , H01L29/155 , H01L29/2003 , H01L29/66522 , H01L29/78
摘要：【課題】半導体装置の特性を向上させる。【解決手段】MISFETを、基板S上に形成され、n型半導体領域CDnとp型半導体領域CDpを有するコドープ層CDと、この上にゲート絶縁膜GIを介して形成されたゲート電極GEとを有するように構成する。このコドープ層CDは、n型不純物であるSiよりp型不純物であるMgを多く含有している。このため、コドープ層CD中のn型不純物(ここでは、Si)に起因するキャリア(電子)は、p型不純物(ここでは、Mg)に起因するキャリア(ホール)と相殺され、コドープ層CDは、p型半導体領域となる。コドープ層CDのうち、n型半導体領域の形成領域に、水素(H)を導入することにより、Mgを不活性化し、n型半導体領域CDnとすることができる。このように、コドープ層CDに水素(H)を導入することで、同一層内にp型半導体領域CDpとn型半導体領域CDnとを形成することができる。【選択図】図1

5. 发明专利

JP2014212340A 半導体装置有权
标题翻译：半导体器件
公开(公告)号：JP2014212340A
公开(公告)日：2014-11-13
申请号：JP2014139636
申请日：2014-07-07
申请人：ルネサスエレクトロニクス株式会社 , Renesas Electronics Corp
发明人： ANDO YUJI , OKAMOTO YASUHIRO , OTA KAZUKI , INOUE TAKASHI , NAKAYAMA TATSUO , MIYAMOTO HIRONOBU
IPC分类号： H01L29/812 , H01L21/336 , H01L21/338 , H01L29/778 , H01L29/78
CPC分类号： H01L29/7783 , H01L29/2003 , H01L29/4236 , H01L29/518 , H01L29/7785
摘要：【課題】ゲートリーク電流を低減しながら、電子移動度が高く、閾値電圧の均一性、再現性に優れ、エンハンスメント型にも適用可能な半導体装置の提供。【解決手段】格子緩和したAlxGa1-xN(0≦x≦1)からなる下部障壁層42、圧縮歪を有するInyGa1-yN(0≦y≦1)からなるチャネル層43、AlzGa1-zN(0≦z≦1)からなるコンタクト層44が順次積層され、InyGa1-yNチャネル層43のAlzGa1-zNコンタクト層44との界面近傍には2次元電子ガスが生成された半導体装置であって、AlzGa1-zNコンタクト層44の一部をInyGa1-yNチャネル層43が露出するまでエッチング除去して形成されたリセス部には絶縁膜45を介してゲート電極4Gが埋め込まれるように形成されると共に、AlzGa1-zNコンタクト層44上にはオーミック電極を形成する。【選択図】図1
摘要翻译：要解决的问题：提供一种在降低栅极漏电流的同时实现高电子迁移率和优异的均匀性和优异的阈值电压的再现性的半导体器件。可以应用于增强型的半导体器件。一种半导体器件，其中下阻挡层由栅格弛豫的AlGaN（0≤x≤1）构成的栅极层43，由具有压缩应变的InGaN（0≤y≤1）构成的沟道层43和由AlGaN（0≤z≤1）构成的接触层44依次层叠，并且在InGaN沟道层43的边界面附近产生二维电子气，其中AlGaN接触层44包括：通过绝缘膜45形成的栅电极4G，以便嵌入到通过去除通过蚀刻直到InGaN沟道层43露出AlGaN接触层44的一部分; 以及形成在AlGaN接触层44上的欧姆电极。

6. 发明专利

JP2013065649A Semiconductor device and semiconductor device manufacturing method 有权
标题翻译：半导体器件和半导体器件制造方法
公开(公告)号：JP2013065649A
公开(公告)日：2013-04-11
申请号：JP2011202739
申请日：2011-09-16
申请人： Renesas Electronics Corp , ルネサスエレクトロニクス株式会社
发明人： INOUE TAKASHI , NAKAYAMA TATSUO , OKAMOTO YASUHIRO , MIYAMOTO HIRONOBU
IPC分类号： H01L21/338 , H01L21/336 , H01L29/778 , H01L29/78 , H01L29/812
CPC分类号： H01L29/778 , H01L21/02458 , H01L21/0254 , H01L29/2003 , H01L29/205 , H01L29/4236 , H01L29/432 , H01L29/517 , H01L29/66431 , H01L29/66462 , H01L29/7783
摘要： PROBLEM TO BE SOLVED: To increase a threshold voltage while decreasing on-resistance in a transistor using a nitride semiconductor layer as a channel.SOLUTION: Compression strain is generated at a boundary surface between a cap layer 400 and a barrier layer 300, and at a boundary surface between a channel layer 200 and a buffer layer 100. Stretching strain is generated at a boundary surface between the barrier layer 300 and the channel layer 200. Because of this, the number of negative charges is larger than the number of positive charges at the boundary surface between the cap layer 400 and the barrier layer 300, and at the boundary surface between the channel layer 200 and the buffer layer 100. And the number of the positive charges is larger than the number of the negative charges at the boundary surface between the barrier layer 300 and the channel layer 200. The channel layer 200 includes a lamination structure having a first layer, a second layer and a third layer. The second layer has electron affinity larger than that of each of the first layer and the third layer.
摘要翻译：要解决的问题：在使用氮化物半导体层作为沟道的晶体管中降低导通电阻的同时增加阈值电压。解决方案：在盖层400和阻挡层300之间的边界表面以及沟道层200和缓冲层100之间的边界表面处产生压缩应变。在第二层间的边界表面产生拉伸应变阻挡层300和沟道层200.因此，负电荷的数量大于盖层400和阻挡层300之间的边界面处的正电荷的数量，并且在沟道层 200和缓冲层100.正电荷的数量大于阻挡层300和沟道层200之间的边界面处的负电荷的数量。沟道层200包括层压结构，其具有第一层，第二层和第三层。第二层的电子亲和力大于第一层和第三层的电子亲和力。版权所有（C）2013，JPO＆INPIT

7. 发明专利

JP2015035534A 半導体装置及び半導体装置の製造方法审中-公开
标题翻译：半导体器件和半导体器件制造方法
公开(公告)号：JP2015035534A
公开(公告)日：2015-02-19
申请号：JP2013166315
申请日：2013-08-09
申请人：ルネサスエレクトロニクス株式会社 , Renesas Electronics Corp
发明人： NAKAYAMA TATSUO , KANAZAWA MASAAKI , OKAMOTO YASUHIRO , INOUE TAKASHI , MIYAMOTO HIRONOBU , NEGA RYOHEI
IPC分类号： H01L21/338 , H01L21/28 , H01L21/336 , H01L29/417 , H01L29/778 , H01L29/78 , H01L29/812
CPC分类号： H01L29/66462 , H01L29/2003 , H01L29/4236 , H01L29/42368 , H01L29/452 , H01L29/66522 , H01L29/7786 , H01L29/78
摘要：【課題】Al電極をAlGaN層にオーミック接続させる。【解決手段】半導体装置SDは、窒化物半導体層GN2、AlxGa(1−x)N層AGN(以下、AlGaN層AGNと記載)、及びAl電極DE,SEを有している。AlGaN層AGNにおいて、0
摘要翻译：要解决的问题：在Al电极和AlGaN层之间形成欧姆接触。解决方案：半导体器件SD具有氮化物半导体层GN2，AlGaN层AGN（以下称为AlGaN层AGN）和Al电极DE， SE。在AlGaN层AGN中，0

8. 发明专利

JP2014187344A Semiconductor device 有权
标题翻译：半导体器件
公开(公告)号：JP2014187344A
公开(公告)日：2014-10-02
申请号：JP2013141305
申请日：2013-07-05
申请人： Renesas Electronics Corp , ルネサスエレクトロニクス株式会社
发明人： KAWAI TORU , INOUE TAKASHI , NAKAYAMA TATSUO , OKAMOTO YASUHIRO , MIYAMOTO HIRONOBU
IPC分类号： H01L29/812 , H01L21/336 , H01L21/338 , H01L29/778 , H01L29/78
CPC分类号： H01L29/778 , H01L21/76895 , H01L29/1045 , H01L29/105 , H01L29/2003 , H01L29/36 , H01L29/41758 , H01L29/4236 , H01L29/452 , H01L29/66431 , H01L29/66462 , H01L29/7783 , H01L29/7786 , H01L29/7789
摘要： PROBLEM TO BE SOLVED: To improve characteristics of a semiconductor device.SOLUTION: A semiconductor device is configured to have: a buffer layer BU, a channel layer CH, and a barrier layer BA which are formed above a substrate S; a trench T which penetrates the barrier layer BA and reaches the middle of the channel layer CH; and a gate electrode GE disposed in the trench T via a gate insulating film GI. The channel layer CH contains n-type impurities. In the channel layer CH, the concentration of the n-type impurities is higher in a region on the buffer layer BU side than in a region on the barrier layer BA side. The buffer layer BU is made of a nitride semiconductor having a band gap wider than that of the channel layer CH. For example, the channel layer CH is made of GaN, and the buffer layer BU is made of AlGaN. The channel layer CH has a channel lower layer CHb containing the n-type impurities at an intermediate concentration and a main channel layer CHa formed on the channel lower layer CHb and containing the n-type impurities at a low concentration.
摘要翻译：要解决的问题：提高半导体器件的特性。解决方案：半导体器件被配置为具有：形成在衬底S上方的缓冲层BU，沟道层CH和阻挡层BA; 穿过阻挡层BA并到达沟道层CH的中间的沟槽T; 以及通过栅极绝缘膜GI设置在沟槽T中的栅电极GE。沟道层CH含有n型杂质。在沟道层CH中，缓冲层BU侧的区域中的n型杂质的浓度高于阻挡层BA侧的区域。缓冲层BU由具有比沟道层CH的带隙宽的带隙的氮化物半导体制成。例如，沟道层CH由GaN构成，缓冲层BU由AlGaN构成。沟道层CH具有含有中间浓度的n型杂质的沟道下层CHb和在沟道下层CHb上形成的含有低浓度的n型杂质的主沟道层CHa。

9. 发明专利

JP2014179389A Semiconductor device 有权
标题翻译：半导体器件
公开(公告)号：JP2014179389A
公开(公告)日：2014-09-25
申请号：JP2013051047
申请日：2013-03-13
申请人： Renesas Electronics Corp , ルネサスエレクトロニクス株式会社
发明人： NAKAYAMA TATSUO , MIYAMOTO HIRONOBU , OKAMOTO YASUHIRO , NEGA RYOHEI , KANAZAWA MASAAKI , INOUE TAKASHI
IPC分类号： H01L29/812 , H01L21/336 , H01L21/338 , H01L29/778 , H01L29/78 , H01S5/343
CPC分类号： H01L29/66462 , H01L29/155 , H01L29/2003 , H01L29/7787
摘要： PROBLEM TO BE SOLVED: To improve the performance of a semiconductor device.SOLUTION: For example, the density of acceptors introduced into a nitride semiconductor layer LBL constituting a part of a superlattice layer PSL is higher than the density of acceptors introduced into a nitride semiconductor layer HBL constituting the other part of the superlattice layer PSL on a condition that the superlattice layer PSL is inserted between a buffer layer BUF and an electron transit layer CH. In other words, the density of acceptors introduced to the nitride semiconductor layer LBL having a small band gap is higher than the density of acceptors introduced to the nitride semiconductor layer HBL having a large band gap.
摘要翻译：要解决的问题：提高半导体器件的性能。解决方案：例如，引入构成超晶格层PSL的一部分的氮化物半导体层LBL中的受主的密度高于引入氮化物半导体的受主的密度在超晶格层PSL插入在缓冲层BUF和电子传输层CH之间的条件下，构成超晶格层PSL的另一部分的层HBL。换句话说，导入具有小带隙的氮化物半导体层LBL的受主的密度高于导入具有大带隙的氮化物半导体层HBL的受主的密度。

10. 发明专利

JP2014175624A Semiconductor device and manufacturing method of the same 审中-公开
标题翻译：半导体器件及其制造方法
公开(公告)号：JP2014175624A
公开(公告)日：2014-09-22
申请号：JP2013049724
申请日：2013-03-12
申请人： Renesas Electronics Corp , ルネサスエレクトロニクス株式会社
发明人： NAKAYAMA TATSUO , MIYAMOTO HIRONOBU , OKAMOTO YASUHIRO , INOUE TAKASHI , NEGA RYOHEI , KANAZAWA MASAAKI
IPC分类号： H01L29/812 , H01L21/28 , H01L21/336 , H01L21/338 , H01L29/417 , H01L29/778 , H01L29/78
摘要： PROBLEM TO BE SOLVED: To inhibit increase in contact resistance between a nitride semiconductor layer and an ohmic electrode based on aluminum.SOLUTION: A semiconductor device comprises: an ohmic electrode OE formed on an electron supply layer ES composed of an AlGaN layer; and a wiring layer WL which is formed on the ohmic electrode OE and electrically connected with the ohmic electrode OE. The ohmic electrode OE includes an Al layer 10 whose chief component is aluminum and an AlTi layer 11 of "uniform composition" formed on the Al layer 10. On the other hand, the wiring layer WL includes a Ti layer 12A which is formed on the AlTi layer 11 of "uniform composition" and whose chief component is titanium, a TiN layer 12B formed on the Ti layer 12A and an AlSiCu layer 13 formed on the TiN layer 12B.
摘要翻译：要解决的问题：抑制氮化物半导体层和基于铝的欧姆电极之间的接触电阻的增加。解决方案：半导体器件包括：形成在由AlGaN层构成的电子供给层ES上的欧姆电极OE; 以及形成在欧姆电极OE上并与欧姆电极OE电连接的布线层WL。欧姆电极OE包括主要成分为铝的Al层10和形成在Al层10上的“均匀成分”的AlTi层11.另一方面，布线层WL包括形成在Al层10上的Ti层12A AlTi层11，其主要成分为钛，形成在Ti层12A上的TiN层12B和形成在TiN层12B上的AlSiCu层13。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式