专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP2014225566A 半導体装置审中-公开
标题翻译：半导体器件
公开(公告)号：JP2014225566A
公开(公告)日：2014-12-04
申请号：JP2013104122
申请日：2013-05-16
申请人：ピーエスフォールクスコエスエイアールエルPS4 Luxco S.a.r.l. , Ps4 Luxco S A R L , ピーエスフォールクスコエスエイアールエルPS4 Luxco S.a.r.l.
发明人： WU NAN
IPC分类号： H01L21/8242 , H01L27/108
CPC分类号： H01L27/10823 , G11C11/4045 , H01L23/528 , H01L27/0207 , H01L27/10814 , H01L27/10876 , H01L27/10882 , H01L27/10885 , H01L27/10891 , H01L29/0649 , H01L2924/0002 , H01L2924/00
摘要：【課題】本発明は、微細化に好適なレイアウトを実現可能で、かつビット線用不純物拡散領域から最遠の位置にあるメモリセルに書き込まれた情報の読み出しを容易に行うことの可能な半導体装置を提供することを課題とする。【解決手段】X方向に直線で延在するビット線43と、X方向に延在する第1及び第2の水平活性領域部81,82、及び第1及び第2の水平活性領域部81,82間に配置され、かつX方向に対して傾斜した傾斜活性領域部83を有し、かつビット線用不純物拡散領域が中央に配置される活性領域19−1と、第1の水平活性領域部81に配置された第1のワード線89と、第2の水平活性領域部82に配置された第2のワード線95と、ビット線用不純物拡散領域を挟んで隣接するよう傾斜活性領域部83に配置された第3及び第4のワード線98,103と、を有する。【選択図】図1
摘要翻译：要解决的问题：提供一种半导体器件，其可以实现适合于微细加工的布局，并且便于读出写入位于距离位线的杂质扩散区最远的存储单元中的信息。解决方案：半导体器件包括：位线 43是沿X方向延伸的直线; 第一和第二水平有源区域81和82在X方向上延伸; 设置在第一和第二水平有源区域81和82之间并相对于X方向倾斜的倾斜有源区域83; 其中位于中心的位线的杂质扩散区域的有源区域19-1; 设置在第一水平有源区域81中的第一字线89; 设置在第二水平有源区域82中的第二字线95; 以及设置在倾斜有源区域83中的第三和第四字线98和103，以跨越位线的杂质扩散区域彼此相邻。

2. 发明专利

JP2014170881A Semiconductor device manufacturing method 审中-公开
标题翻译：半导体器件制造方法
公开(公告)号：JP2014170881A
公开(公告)日：2014-09-18
申请号：JP2013042821
申请日：2013-03-05
申请人： Ps4 Luxco S A R L , ピーエスフォールクスコエスエイアールエルPS4 Luxco S.a.r.l.
发明人： WU NAN
IPC分类号： H01L21/76
摘要： PROBLEM TO BE SOLVED: To reduce a silicon loss and desorption defectiveness associated with formation of an element isolation region in an annealing process.SOLUTION: A manufacturing method of a semiconductor device having on a semiconductor substrate, an active region surrounded by an element isolation region comprises: a process of forming on the semiconductor surface, a pattern of a mask nitride film corresponding to the active region; a process of etching the semiconductor substrate by using the mask nitride film as a mask to form an element isolation trench corresponding to the element isolation region; a process of forming a mobile silicon oxide film so as to bury the element isolation trench and locate its surface above a top face of the mask nitride film; a process of etching the mobile silicon oxide film from an upper limit of the element isolation trench to a predetermined depth; a process of forming an HDP (High Density Plasma) silicon oxide film so as to bury the etched element isolation trench; and a process of planarizing the HDP silicon oxide film by using the mask nitride film as a stop film.
摘要翻译：要解决的问题：在退火工艺中降低与元件隔离区域形成有关的硅损耗和解吸缺陷。解决方案：一种半导体器件的制造方法，在半导体衬底上具有由元件隔离区域包围的有源区域包括：在半导体表面上形成对应于有源区的掩模氮化物膜的图案; 通过使用掩模氮化物膜作为掩模来蚀刻半导体衬底以形成对应于元件隔离区域的元件隔离沟槽的工艺; 形成移动氧化硅膜以便掩埋元件隔离沟槽并将其表面定位在掩模氮化物膜的顶面上方的过程; 将所述移动氧化硅膜从所述元件隔离沟槽的上限刻蚀至规定深度的工序; 形成HDP（高密度等离子体）氧化硅膜以掩埋蚀刻的元件隔离沟槽的工艺; 以及通过使用掩模氮化物膜作为停止膜来平坦化HDP氧化硅膜的工艺。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式