会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 1. 发明专利
    • 半導体素子およびその製造方法
    • 半导体器件及其制造方法
    • JP2016208016A
    • 2016-12-08
    • JP2016059482
    • 2016-03-24
    • パナソニックIPマネジメント株式会社
    • 内田 正雄齋藤 浩一若山 貴行林 将志國里 竜也
    • H01L29/47H01L21/28H01L29/06H01L29/861H01L29/868H01L21/329H01L29/872
    • H01L29/872H01L29/1608H01L29/6606H01L29/0619H01L29/0692H01L29/36H01L29/402
    • 【課題】高耐圧化を実現可能な半導体素子を提供する。 【解決手段】 本開示の一態様に係る半導体素子は、第1導電型の半導体基板101の主面上に配置された第1導電型の炭化珪素半導体層102と、炭化珪素半導体層内に配置された第2導電型の終端領域151と、炭化珪素半導体層とショットキー接合を形成する第1電極159とを備え、終端領域151は、半導体基板の主面の法線方向から見て炭化珪素半導体層表面の一部を囲むように配置されており、第1電極159は、炭化珪素半導体層と接する面を有し、第1電極は、炭化珪素半導体層と接する面の縁部において、終端領域と接し、終端領域は、炭化珪素半導体層の表面に接する第2導電型の高濃度領域121と、高濃度領域の不純物濃度よりも低い濃度で第2導電型の不純物を含み、高濃度領域より下方に位置する第2導電型の低濃度領域122とを含んでいる。 【選択図】図1
    • 一种半导体装置,能够实现高的击穿电压的。 根据A公开的实施例的半导体器件包括设置在第一导电类型的半导体衬底101的主表面上的第一导电型碳化硅半导体层102,设置在碳化硅半导体层上 在终端区151的第二导电类型,以及第一电极159,以形成从所述半导体基板的主面的法线方向观察时,所述肖特基结的碳化硅半导体层,所述终止区151中,碳化硅 被设置成围绕半导体层表面的一部分,第一电极159具有与碳化硅半导体层接触的表面,所述第一电极是在表面的与所述碳化硅半导体层,终止接触边缘 区域,并与中,终止区域包括与所述碳化硅半导体层,在比所述高浓度区的杂质浓度低的浓度的第二导电型杂质,高浓度区域的表面接触的第二导电型高浓度区121接触 和低浓度区域位于多个向下的第二导电类型的122。 点域1
    • 4. 发明专利
    • 半導体素子及びその製造方法
    • 半导体器件及其制造方法
    • JP2016208030A
    • 2016-12-08
    • JP2016082846
    • 2016-04-18
    • パナソニックIPマネジメント株式会社
    • 内田 正雄齋藤 浩一若山 貴行
    • H01L29/47H01L29/861H01L29/868H01L21/329H01L29/06H01L29/872
    • H01L29/872H01L29/045H01L29/0619H01L29/0692H01L29/1608H01L29/6606H01L29/36H01L29/402
    • 【課題】高耐圧化を実現する半導体素子を提供する。 【解決手段】 半導体素子201は、半導体基板101の主面121の法線方向から見て、第2導電型の終端領域152に囲まれた前記第1導電型の炭化珪素半導体層102の表面122に配置された第2導電型の複数のバリア領域151を含み、炭化珪素半導体層102の表面122における複数のバリア領域151と炭化珪素半導体層102との境界線が多角形の形状であり、多角形の各辺と半導体基板101の結晶方位の 方向とのなす角度が0度以上5度以下である。複数のバリア領域151は、半導体基板101の主面121の法線方向から見て周期的に配置されており、複数のバリア領域151のうちの少なくとも2つが、半導体基板101の結晶方位の 方向において離間して位置している。 【選択図】図2
    • 一种半导体装置,实现高击穿电压。 一种半导体器件201中,从半导体基板101,第一导电类型由所述第二导电类型的终端区域152所包围的碳化硅半导体层102的表面122的主面121的法线方向观察时 它包括多个屏障区域中的碳化硅半导体层102和碳化硅半导体层102的表面122设置在多个势垒区151之间的边界线的第二导电类型的151是在一个多边形的形式,多 矩形的半导体衬底101的相应侧的晶体取向的<11-20>方向之间的角度为5度0度。 从半导体衬底101中,至少两个,所述多个势垒区151中,半导体基板101的晶体取向的的主面121的11的法线方向<观察时多个势垒区151的周期性排列 它们在-20>方向上间隔开。 .The