专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP2015505631A マルチバンクキャッシュメモリ有权
标题翻译：多排高速缓冲存储器
公开(公告)号：JP2015505631A
公开(公告)日：2015-02-23
申请号：JP2014555583
申请日：2013-01-23
申请人：クゥアルコム・インコーポレイテッドQualcomm Incorporated , クゥアルコム・インコーポレイテッドQualcomm Incorporated
发明人：リアン、ジアン , ユ、チュン
IPC分类号： G06F12/08
CPC分类号： G06F12/0846 , G06F12/084 , G06F12/0851 , G06F12/0855 , G06F2212/1016
摘要：一般に、この開示は、複数のクライアントによるアクセス可能なマルチバンクキャッシュメモリシステムのスループットを向上させるための技法を説明する。クライアントからのデータの要求が、第1のキャッシュメモリバンクに関するクライアントに関連付けられたペンディングバッファに記憶されうる。データの要求の各々について、この要求が、第2のキャッシュメモリバンクにおけるクライアントによるデータの要求の状態にかかわらず、第1のキャッシュメモリバンク内のキャッシュメモリによって満たされうるか否かについて、判断が行われうる。クライアントによって要求されたキャッシュメモリからのデータは、クライアントに関連付けられた読み出しデータバッファに、ペンディングバッファにおけるデータの要求の受信の順序に従って記憶されうる。
摘要翻译：在一般情况下，本发明描述用于改善由多个客户端访问的吞吐量可以多块的高速缓冲存储器系统技术。请求来自客户端的数据可以被存储在与该客户端对所述第一高速缓冲存储器排相关联的未决缓冲器。对于每一个数据请求，该请求，而不管用于根据所述第二高速缓冲存储器排数据的客户端请求的状态，无论是通过在高速缓冲存储器行的第一高速缓冲存储器，判断行满足可我们。从由客户端请求的高速缓冲存储器的数据，与所述客户端相关联的读取数据缓冲器，可被存储在数据请求的接收顺序在处理等待缓冲器。

2. 发明专利

JP2015535631A 動的に割り振られたダーティマスク空間を用いるメモリ管理有权
标题翻译：用脏面膜空间内存管理动态分配
公开(公告)号：JP2015535631A
公开(公告)日：2015-12-14
申请号：JP2015544069
申请日：2013-10-28
申请人：クゥアルコム・インコーポレイテッドQualcomm Incorporated , クゥアルコム・インコーポレイテッドQualcomm Incorporated
发明人：リアン、ジアン , ユ、チュン , シュ、フェイ
IPC分类号： G06F12/08
CPC分类号： G06F12/0891 , G06F12/0804 , G06F12/0886 , G06F12/0895 , G06F2212/604
摘要：キャッシュメモリを含むメモリシステムに関連付けられるシステムおよび方法が開示される。キャッシュメモリシステムは、複数のキャッシュメモリラインを含むキャッシュメモリと、複数のダーティマスクを含むダーティバッファとを含む。キャッシュコントローラが、それぞれのキャッシュメモリラインへの書き込みがそのキャッシュメモリラインへのフル書き込みでないときに、キャッシュメモリラインのそれぞれにダーティマスクのうちの1つを割り振るように構成される。ダーティマスクのそれぞれは、キャッシュメモリラインのうちの1つにおけるデータユニットのダーティ状態を指示する。キャッシュコントローラは、ダーティマスクを、そのダーティマスクが割り振られたキャッシュメモリラインに関連付ける識別(ID)情報を記憶する。
摘要翻译：与所述存储器系统包括高速缓存存储器关联的系统和方法被公开。高速缓冲存储器系统包括高速缓存存储器包括多个高速缓冲存储器线，并且脏缓冲区包括多个脏掩模。高速缓冲存储器控制器，写入到相应的高速缓冲存储器线时，不完全写入到高速缓冲存储器线，配置成分配所述脏掩模以相应的高速缓冲存储器线中的一个。每个脏掩码指示的在高速缓冲存储器线中的一个数据单元中的脏状态。高速缓冲存储器控制器，脏掩模，与高速缓冲存储器线脏掩模被分配相关联的存储的识别（ID）信息。

3. 发明专利

JP5166535B2 Bypass fragment shader in the graphics processing unit, the apparatus and method. 有权
公开(公告)号：JP5166535B2
公开(公告)日：2013-03-21
申请号：JP2010525035
申请日：2008-09-12
申请人：クゥアルコム・インコーポレイテッドQualcomm Incorporated
发明人：ジャオ、グオファン , ドゥ、ユン , ユ、チュン
IPC分类号： G06T15/00 , G06T1/20
CPC分类号： G06T15/005

4. 发明专利

JP5048836B2 Method for association with the compression of Varingu in graphics system 有权
公开(公告)号：JP5048836B2
公开(公告)日：2012-10-17
申请号：JP2010520164
申请日：2008-07-30
申请人：クゥアルコム・インコーポレイテッドQualcomm Incorporated
发明人：ジャオ、グオファン , チェン、リンジュン , ドゥ、ユン , ボード、アレクセイ・ブイ． , ユ、チュン
IPC分类号： G06T15/00
CPC分类号： G06T1/60 , G06T15/005

5. 发明专利

JP2010519652A On - demand multi - threaded multi-media processor 有权
公开(公告)号：JP2010519652A
公开(公告)日：2010-06-03
申请号：JP2009551017
申请日：2008-02-21
申请人：クゥアルコム・インコーポレイテッドQualcomm Incorporated
发明人：ジャオ、グオファン , ドゥ、ユン , ユ、チュン
IPC分类号： G06F9/50 , G06F9/46
CPC分类号： G06F12/0842 , G06F9/30145 , G06F9/30167 , G06F9/382 , G06F9/383 , G06F9/3851 , G06F9/3885 , G06F9/45558 , G06F9/5016 , G06F12/10 , G06F2009/45579 , G06F2009/45583 , Y02D10/13 , Y02D10/22
摘要：デバイスは、グラフィックス、オーディオ、ビデオ、カメラ、ゲームなどのような様々なタイプのマルチメディアに関する複数のアプリケーションを同時にサポートできるマルチメディア・プロセッサを含む。
マルチメディア・プロセッサは、アプリケーションに関する情報、データ及び状態情報を蓄積するために構成可能な記憶リソース、及びアプリケーションに関する様々なタイプの処理を実行するための割り当て可能な処理装置を含む。構成可能な記憶リソースは、アプリケーションに関する命令を蓄積するための命令キャッシュと、アプリケーションに関するデータを蓄積するためレジスタ・バンクと、アプリケーションのスレッドに関する状態情報を蓄積するためのコンテキスト・レジスタなどを含む。前記処理装置は、演算論理装置(ALU)コア、初等関数コア、ロジック・コア、テクスチャ・サンプラ、ロード制御装置、フロー・コントローラなどを含む。前記マルチメディア・プロセッサは、各アプリケーションに記憶リソースの構成可能な一部を割り当て、これらのアプリケーションが要求した際、前記アプリケーションに処理装置を動的に割り当てる。
【選択図】図１

6. 发明专利

JP2014505946A Computing resources pipelining in general-purpose graphics processing unit 有权
公开(公告)号：JP2014505946A
公开(公告)日：2014-03-06
申请号：JP2013549593
申请日：2012-01-13
申请人：クゥアルコム・インコーポレイテッドQualcomm Incorporated
发明人：ボウルド、アレクセイ・ブイ． , グルバー、アンドリュー , クルスティク、アレクサンドラ・エル． , シンプソン、ロバート・ジェイ． , シャープ、コリン , ユ、チュン
IPC分类号： G06F9/54
CPC分类号： G06F15/17325
摘要：本開示は、パイプラインベースのアプリケーションの効率的な処理を許容するために並行処理装置によって汎用グラフィクス処理装置（ＧＰＧＰＵ）のアーキテクチャを拡張するための技法を説明する。本技法は、並行処理装置間の移送についてのデータを保持するように処理パイプラインのステージとして動作する並行処理装置に接続されたローカルメモリバッファを構成することを含む。ローカルメモリバッファは、並行処理装置間の、オンチップ、低電力、直接なデータ移送を可能にする。ローカルメモリバッファは、並行処理装置間のデータ移送を可能にするためにハードウェアベースのデータフロー制御メカニズムを含めうる。このように、データは、ローカルメモリバッファを介して処理パイプラインにおいて１つの並行処理装置から次の並行処理装置へと直接受け渡され、実際には並行処理装置を一連のパイプラインステージに変換する。
【選択図】図３

7. 发明专利

JP5086348B2 Multi-stage floating-point accumulator 有权
公开(公告)号：JP5086348B2
公开(公告)日：2012-11-28
申请号：JP2009525707
申请日：2007-08-17
申请人：クゥアルコム・インコーポレイテッドQualcomm Incorporated
发明人：ドゥ、ユン , ユ、チュン , ジャオ、グオファン
IPC分类号： G06F7/485
CPC分类号： G06F7/5095 , G06F5/012 , G06F7/485 , G06F7/49936 , G06F2207/3884

8. 发明专利

JP4938850B2 Graphics processing apparatus having an extended vertex cache 有权
公开(公告)号：JP4938850B2
公开(公告)日：2012-05-23
申请号：JP2009523019
申请日：2007-07-31
申请人：クゥアルコム・インコーポレイテッドQualcomm Incorporated
发明人：ジャオ、グオファン , ドゥ、ユン , ユ、チュン , ラッテンバーグ、ブライアン
IPC分类号： G06T15/00
CPC分类号： G06T15/005

9. 发明专利

JP4880759B2 Pixel cache for the 3d graphics circuit 有权
公开(公告)号：JP4880759B2
公开(公告)日：2012-02-22
申请号：JP2009536492
申请日：2007-11-08
申请人：クゥアルコム・インコーポレイテッドQualcomm Incorporated
发明人：トルゼウスキ、ウィリアム , ボード、アレクセイ・ブイ． , ユ、チュン
IPC分类号： G06T15/00 , H04N13/04
CPC分类号： G06T1/60 , G06F12/0875 , G06F12/127

10. 发明专利

JP2010535393A Method for association with the variable-length compression in a graphics system 有权
公开(公告)号：JP2010535393A
公开(公告)日：2010-11-18
申请号：JP2010520164
申请日：2008-07-30
申请人：クゥアルコム・インコーポレイテッドQualcomm Incorporated
发明人：ジャオ、グオファン , チェン、リンジュン , ドゥ、ユン , ボード、アレクセイ・ブイ． , ユ、チュン
IPC分类号： G06T15/00
CPC分类号： G06T1/60 , G06T15/005
摘要：無線デバイスは、可変長について、第１のレベルのコンパイラ圧縮処理と、第２のレベルのハードウェア圧縮処理とを実行する。コンパイラ圧縮処理は、その成分の合計がＭである２つ以上のシェーダ変数（可変長と属性）を、共有Ｍ次元（ＭＤ）ベクトル・レジスタに圧縮する。ハードウェア圧縮は、頂点キャッシュまたは他の記憶媒体に、シェーダ変数（可変長と属性）のＭ個の成分と任意の残りの変数を、連続的に圧縮する。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式