专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP6659478B2 半導体記憶装置有权
公开(公告)号：JP6659478B2
公开(公告)日：2020-03-04
申请号：JP2016120976
申请日：2016-06-17
申请人：キオクシア株式会社
发明人：鎌田義彦 , 出口陽子 , 児玉択洋 , 小林司 , 酒向万里生 , 柳平康輔
IPC分类号： G11C16/24 , G11C16/04 , G11C16/26

2. 发明专利

JP2020102290A 半導体記憶装置审中-公开
公开(公告)号：JP2020102290A
公开(公告)日：2020-07-02
申请号：JP2018240131
申请日：2018-12-21
申请人：キオクシア株式会社
发明人：奥山敦司 , 鎌田義彦 , 駒井宏充 , 児玉択洋 , 石崎佑樹 , 出口陽子 , 加賀浩之
IPC分类号： H01L27/11582 , H01L27/10 , H01L21/336 , H01L29/788 , H01L29/792 , G11C16/26 , G11C16/24 , G11C11/56
摘要：【課題】読み出し動作を高速化できる半導体記憶装置を提供する。【解決手段】実施形態の半導体記憶装置は、メモリセルに接続されたビット線BLと、ビット線BLに電気的に接続されたノードSENと、ノードSENを第1電圧に充電するドライバT10及びT4と、ノードSENの電圧に基づいて、データを記憶するデータラッチ回路SDLと、データラッチ回路SDLに電気的に接続されたデータバスDBUSと、ノードSENとデータバスDBUSとの間に接続されたトランジスタT7と、データバスDBUSに電気的に接続されたデータラッチ回路XDLとを備える。データラッチ回路SDLは、ドライバT10及びT4の入力端に接続される。データラッチ回路SDLに記憶されたデータに基づいて、ドライバT10及びT4は、データバスDBUSの電圧を放電あるいは充電する。【選択図】図12

3. 发明专利

JP2020047354A 半導体記憶装置审中-公开
公开(公告)号：JP2020047354A
公开(公告)日：2020-03-26
申请号：JP2018176008
申请日：2018-09-20
申请人：キオクシア株式会社
发明人：鎌田義彦 , 児玉択洋 , 石崎佑樹 , 出口陽子
IPC分类号： G11C16/04 , G11C11/56 , G11C16/08 , G11C16/26
摘要：【課題】高速動作が可能な半導体記憶装置を提供する。【解決手段】実施形態の半導体記憶装置1は、第1データを保持可能な第1メモリセルと、前記第1メモリセルにおける前記第1データの読み出し動作において前記第1メモリセルのソースに第1電圧を印加し、前記第1メモリセルにおける前記第1データのベリファイ動作において前記第1メモリセルのソースに前記第1電圧より低い第2電圧を印加するように構成された、制御回路とを備える。【選択図】図5B

4. 发明专利

JP2021131919A 半導体記憶装置及びその読み出し方法审中-公开
公开(公告)号：JP2021131919A
公开(公告)日：2021-09-09
申请号：JP2020027018
申请日：2020-02-20
申请人：キオクシア株式会社
发明人：柳平康輔 , 児玉択洋 , 日岡健
IPC分类号： G11C16/04 , G11C11/56 , G11C16/08 , G11C16/26 , G11C16/34
摘要：【課題】読み出しエラーの発生を抑制すること。【解決手段】実施形態の半導体記憶装置は、第1及び第2メモリセルと第1及び第2ワード線とビット線とセンスアンプとを含む。第1及び第2ワード線はそれぞれ第1及び第2メモリセルに接続される。ビット線は第1及び第2メモリセルに接続される。センスアンプはセンスノードを含む。第1読み出しの際にコントローラは、第2ワード線に第1読み出し電圧を印加し、読み出し結果を確定する。第2読み出しの際にコントローラは、第1ワード線に第2読み出し電圧を印加している間に、センスノードを第1時間T1放電し、第1読み出し結果を確定する。コントローラは、第2読み出し電圧を印加している間に、センスノードを第2時間T2放電し、第2読み出し結果を確定する。コントローラは、第2メモリセルの読み出し結果と第1及び第2読み出し結果とに基づいて読み出しデータを確定する。【選択図】図12

5. 发明专利

JP2020071892A 半導体記憶装置审中-公开
公开(公告)号：JP2020071892A
公开(公告)日：2020-05-07
申请号：JP2018205000
申请日：2018-10-31
申请人：キオクシア株式会社
发明人：鎌田義彦 , 児玉択洋 , 石崎佑樹 , 出口陽子
IPC分类号： G11C16/26 , G11C16/32 , G11C16/24 , G11C11/56
摘要：【課題】読出し動作の期間を短縮する。【解決手段】一実施形態の半導体記憶装置は、第1メモリセルトランジスタと、上記第1メモリセルトランジスタの第1端に接続されたビット線と、上記第1メモリセルトランジスタの第2端に接続されたソース線と、制御回路と、を備える。上記制御回路は、上記第1メモリセルトランジスタからの読出し動作の際に、第1期間において、上記ビット線に第1電圧を印加し、上記第1期間の後の第2期間において、上記ビット線に上記第1電圧より大きい第2電圧を印加するとともに上記ソース線に上記第1電圧より小さい第3電圧を印加し、上記第2期間の後の第3期間において、上記第1メモリセルトランジスタのデータをセンスするように構成される。【選択図】図7

6. 发明专利

JP2021034066A センスアンプ回路及び半導体メモリ装置审中-公开
公开(公告)号：JP2021034066A
公开(公告)日：2021-03-01
申请号：JP2019148665
申请日：2019-08-13
申请人：キオクシア株式会社
发明人：伊藤類 , 日岡健 , 児玉択洋
IPC分类号： G11C16/04 , G11C11/56 , H03F3/70 , G11C7/06
摘要：【課題】メモリセルのオン又はオフを判定する回路の動作バラツキの影響を抑制する。【解決手段】実施形態のセンスアンプ回路は、センスノードに入力端子が接続された増幅素子と、増幅素子の帰還経路中に挿入され、センスノードを介してメモリセルのビットラインに接続されてメモリセルの読み出し時にメモリセルに電流を供給して電流の積算を行う第1容量素子と、を備える。【選択図】図5

7. 发明专利

JP2020102293A 半導体記憶装置审中-公开
公开(公告)号：JP2020102293A
公开(公告)日：2020-07-02
申请号：JP2018241609
申请日：2018-12-25
申请人：キオクシア株式会社
发明人：児玉択洋
IPC分类号： G11C16/04 , G11C7/08 , G11C7/06 , G11C16/26
摘要：【課題】高速に動作することが可能な半導体記憶装置を提供する。【解決手段】実施形態の半導体記憶装置は、第1メモリセルと、前記第1メモリセルに接続された第1ワード線と、第1トランジスタを含む第1センスアンプと、前記第1メモリセルと前記第1トランジスタとの間を接続する第1ビット線と、第1制御信号、及び第2制御信号の比較結果に基づく第3制御信号を生成する第1回路、前記第3制御信号に基づき前記第1制御信号を生成する第1生成部を充放電する第2回路、前記第3制御信号に基づき前記第1生成部を放電すべきか否かを示す第4制御信号を生成する第3回路、並びに前記第4制御信号に基づいて、前記第1生成部を放電する第4回路を備え、前記第1トランジスタのゲートに前記第1制御信号を供給する第1ドライバと、を備える。【選択図】図6

8. 发明专利

JP2020102291A 半導体装置审中-公开
公开(公告)号：JP2020102291A
公开(公告)日：2020-07-02
申请号：JP2018241538
申请日：2018-12-25
申请人：キオクシア株式会社
发明人：出口陽子 , 吉原正浩 , 鎌田義彦 , 児玉択洋
IPC分类号： G11C11/56 , G11C16/26 , G11C16/24 , G11C16/30
摘要：【課題】より高性能な半導体装置を提供する。【解決手段】一実施形態による半導体装置は、第1電流回路と、第1抵抗と、第2抵抗と、第2電流回路と、第3抵抗と、を備える。第1電流回路は、第1電位を使用して第1出力ノードにおいて第1電流を出力するように構成されている。第1抵抗は、第1出力ノードに接続されている。第2抵抗は、第1出力ノードと接続された第1端と、第2端とを有する。第2電流回路は、第1電位より高い第2電位を使用して第2出力ノードにおいて第2電流を出力するように構成されている。第3抵抗は、第2出力ノードと第2抵抗の第2端との間にある。【選択図】図5

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式