专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

71. 发明专利

JPS59107629A Analog-digital converter 失效
标题翻译：模拟数字转换器
公开(公告)号：JPS59107629A
公开(公告)日：1984-06-21
申请号：JP21722182
申请日：1982-12-10
申请人： Matsushita Electric Ind Co Ltd
发明人： MATSUZAWA AKIRA
IPC分类号： H03M1/36 , H03M1/12 , H03M1/14
CPC分类号： H03M1/12
摘要： PURPOSE:To prevent the generation of deterimental defect of operation by providing a gate circuit between an encoder having split low-order bits and an encoder at the next stage so as to prevent outputs of plural subordinate encoders from being turned on at the same time. CONSTITUTION:An output of the 1st encoder having split low-order bits is connected to an input 1, an output of the 2nd encoder having split low-order bits is connected to an input 2, and respective outputs 1, 2 of logical circuits 8A', 8B' are inputted to a host encoder. Provided that active data is inputted to inputs 1, 2 at the same time, its control output 0 is applied to a gate circuit 9 from an NOR circuit 10A. Thus, a gate circuit 9 does not transfer the data of the input 2 to the output 2 and only the data of the input 1 is generaged at the output 1. Thus, a large error affecting plural encoders having low-order bits is not generated.
摘要翻译：目的：为了防止在具有分割低位的编码器和下一级编码器之间设置门电路，以防止多个下级编码器的输出同时导通，从而产生不利的操作缺陷。构成：具有分割低位的第一编码器的输出连接到输入1，具有分频低位的第二编码器的输出连接到输入2，逻辑电路8A的各个输出1,2 '，8B'输入到主机编码器。只要有效数据同时输入到输入1,2，其控制输出0从NOR电路10A施加到门电路9。因此，门电路9不将输入2的数据传送到输出2，并且只有输入1的数据在输出1处被积分。因此，不产生影响具有低位的多个编码器的大的误差。

72. 发明专利

JPS5967720A Lsi for analog-digital conversion 失效
标题翻译：用于模拟数字转换的LSI
公开(公告)号：JPS5967720A
公开(公告)日：1984-04-17
申请号：JP17742682
申请日：1982-10-08
申请人： Shiojiri Kogyo Kk
发明人： TEZUKA MUTSUTO
IPC分类号： H03M1/12
CPC分类号： H03M1/12
摘要： PURPOSE:To reduce considerably current consumption and to stabilize the instable display caused by the intermittent operation by means of a display hold by operating intermittently an operational amplifier using most of the current consumption of an A/D conversion LSI. CONSTITUTION:A gate voltage VG of an operational amplifier 21 is turned off (Vss level) or on at a prescribed interval in this invention. In Fig. 22, the level is at High as long as 4 seconds in 64sec with an output of an AND gate 16 and a switch 17 is turned on. The waveform 23 is a VG voltage applied to the operational amplifier and the potential is increased from VSS to the VG in the timing as same as that of the waveform 22. The waveform 24 shows an output of the operational amplifier and the output is sampled eight times for 4sec. The waveform 25 shows the timing of a latch signal and the timing is obtained when the sampling of the waveform 24 is finished. Since the latch signal appears once for 64sec and only the result of final sampling of the A/D conversion is latched, the display becomes an accurate data. The waveform 26 indicates the hold period, the display data is rewritten when the latch signal is outputted and the display value is held until the next latch signal is outputted.
摘要翻译：目的：为了减少大量的电流消耗，并且通过使用大部分A / D转换LSI的电流消耗间歇性地操作运算放大器，通过显示保持来间歇运行引起的不稳定显示。构成：在本发明中，运算放大器21的栅极电压VG以规定的间隔被切断（Vss电平）或接通。在图如图22所示，在与门16的输出和开关17接通的情况下，64秒的电平为高达4秒。波形23是施加到运算放大器的VG电压，并且在与波形22相同的定时中，电位从VSS增加到VG。波形24表示运算放大器的输出，并且输出采样八时间4秒。波形25示出锁存信号的定时，并且当波形24的采样结束时获得定时。由于锁存信号出现一次64秒，只有A / D转换的最终采样结果被锁存，所以显示成为准确的数据。波形26表示保持期间，当输出锁存信号时显示数据被重写，并且保持显示值，直到下一个锁存信号被输出。

73. 发明专利

JPS5939120A Input switching circuit 失效
标题翻译：输入开关电路
公开(公告)号：JPS5939120A
公开(公告)日：1984-03-03
申请号：JP14862182
申请日：1982-08-27
申请人： Chino Works Ltd
发明人： SODA ATSUSHI
IPC分类号： H03M1/08 , H03M1/12
CPC分类号： H03M1/0845 , H03M1/12
摘要： PURPOSE:To eliminate easily a power supply frequency noise superimposed on an input signal, by sampling the input signal at plural number of points from a zero cross point of a power supply freuency with an equal interval and at a posivie and a negative phase. CONSTITUTION:Plural analog input signals applied to terminals 11-1N of an input switching device 1 are switched and selected with switches S1-SN amplified at a preamplifier 2 and inputted to a sample-and-hold circuit 3, where the signal is sampled and held. An output of the circuit 3 is A/D-converted in high speed at an A/D converter 4 in the form of sequential comparison, and its digital signal is inputted to an operating circuit 5. A signal generator 6 generates a signal corresponding to a zero cross point of a frequency of an AC power supply AC with a control signal from the circuit 5. The signal is inputted to a timing circuit 7, which applies a timing signal to the switching device 1, the circuit 3 and the converter 4. The circuit 3 samples the signal at plural points from the zero cross point of the power supply frequency with an equal interval and at a positive and a negative phase and the circuit 5 operates a mean value at each point of a negative and a positive phase with an equal position from the zero cross point and gives an output.
摘要翻译：目的：为了消除叠加在输入信号上的电源频率噪声，可以从电源自由度的零交叉点以相等的间隔和偏移和负相对多个点进行输入信号的采样。构成：施加到输入开关装置1的端子11-1N的多个模拟输入信号由在前置放大器2放大的开关S1-SN被切换并选择，并被输入到采样和保持电路3，其中信号被采样，并且保持。电路3的输出以顺序比较的形式在A / D转换器4以高速A / D转换，其数字信号被输入到操作电路5.信号发生器6产生对应于具有来自电路5的控制信号的交流电源AC的频率的零交叉点。该信号被输入到定时电路7，该定时电路7向开关装置1，电路3和转换器4施加定时信号电路3从电源频率的零交叉点的多个点以相等的间隔和正和负相位对信号进行采样，并且电路5在负相位和正相位的每个点处操作平均值具有从零交叉点相等的位置并给出输出。

74. 发明专利

JPS58188925A Analog to digital converting circuit 失效
标题翻译：模拟到数字转换电路
公开(公告)号：JPS58188925A
公开(公告)日：1983-11-04
申请号：JP1864182
申请日：1982-02-08
申请人： Seiko Epson Corp
发明人： TANAKA AKIRA
IPC分类号： H03M1/10 , H03M1/12 , H03M1/48
CPC分类号： H03M1/12
摘要： PURPOSE:To realize high-speed, high-precision operation by providing plural counting circuits, and allowing one circuit to perform A/D conversion and the other to correct an error automatically simultaneously. CONSTITUTION:Switches S1, S2, and S3 are turned on and off by a control circuit 3 to changes input voltages to a comparator 2. Four states are selected according to combinations of the switches. Four state inputs are A/D-converted by an up/down counter 5 and a D/A converter 6 as well as a normal follow-up type feedback comparison system to obtain respective digital values, and then the digital values of an analog input signal to a reference voltage are free of an internal offset error.
摘要翻译：目的：通过提供多个计数电路实现高速，高精度的操作，并允许一个电路执行A / D转换，另一个电路自动同步校正错误。构成：开关S1，S2和S3由控制电路3接通和断开，以将输入电压改变为比较器2.根据开关的组合选择四种状态。四个状态输入由上/下计数器5和D / A转换器6以及正常的后续类型反馈比较系统进行A / D转换，以获得相应的数字值，然后模拟输入的数字值信号到参考电压没有内部偏移误差。

75. 发明专利

KR102234163B1 KR102234163B1 - Smart dual pressure transmitter and its use method 有权
公开(公告)号：KR102234163B1
公开(公告)日：2021-04-02
申请号：KR1020200156673A
申请日：2020-11-20
申请人： 주식회사 삼일피엔유 , 한국남부발전주식회사
发明人： 유경미 , 정봉기 , 이동철 , 김동환 , 임태윤 , 엄창섭 , 신종호
IPC分类号： G01L15/00 , G01L19/08 , G01L27/00 , G08C17/02 , H03M1/12
CPC分类号： G01L15/00 , G01L19/08 , G01L27/007 , G08C17/02 , H03M1/12
摘要： 본 발명은 두 개의 압력센서로 측정 대상물의 압력를 측정하는 스마트 듀얼 압력전송장치 및 그 사용방법에 관한 것으로서, 상기 측정 대상물의 유체 압력을 측정하도록 압력센서가 구성되는 측정부; 상기 측정부에 연결되어 측정된 유체의 압력 신호를 변환하여 제어부에 입력하도록 구성되는 변환 및 입력부; 상기 변환 및 입력부에서 변환된 유체의 압력 신호를 비교 분석 · 연산하고 압력전송장치를 제어하도록 구성되는 제어부; 상기 제어부에서 제어된 정상적인 유체의 압력 신호를 변환 · 표시 · 송신하도록 구성되는 출력부를 포함한다. 또한 스마트 듀얼 압력전송장치 사용방법으로는 두 개의 압력센서를 측정 대상물에 장착하는 단계; 상기 압력전송장치 앞면의 설정 조작키로 측정 모드, 메모리 초기화 및 압력센서 관련 설정하는 단계; 두 개의 압력 센서로부터 입력되는 신호를 MCU에서 비교 분석하는 단계; 입력되는 두 개의 신호 중 하나가 이상 상태일 때, 정상 신호 값을 추출하는 단계; 상기 단계에서 추출된 데이터와 압력 센서의 이상 유무를 제어부 및 주제어시스템에 송신하는 단계; 상기 단계에서 송신되는 데이터를 기초로 압력전송장치를 점검하고 테스트하는 단계를 포함하여 구성된다.
따라서 다중 신호를 이용하여 압력 값을 측정 · 전송함으로서 센서 고장으로 인한 운전 중단 상황을 방지하고 측정값의 오류로 인한 산업피해를 줄여 작업성 및 생산성을 크게 향상시킬 수 있다.

76. 发明专利

KR20210029799A KR20210029799A - Radar system and control method thereof 审中-公开
公开(公告)号：KR20210029799A
公开(公告)日：2021-03-16
申请号：KR1020217003743A
申请日：2019-06-17
申请人： 칼테라 세미컨덕터 테크놀로지 (상하이) 컴퍼니 리미티드
发明人： 옌 쭈 , 지아슈 천 , 레이레이 후앙 , 원팅 쩌우
IPC分类号： G01S7/41 , G01S7/35 , H03M1/12
CPC分类号： G01S7/02 , G01S7/41 , H03M1/12 , G01S2007/356
摘要： 본 발명은 레이더 시스템 및 이의 제어 방법을 제공한다. 상기 레이더 시스템은 복수의 레이더 유닛을 포함하며, 각 레이더 유닛은 각 RF(radio frequency) 채널이 수신 신호에 따라 아날로그 입력 신호를 생성하도록 구성되는 적어도 하나의 RF채널; 및 각 RF 채널에 연결되는 처리 모듈을 포함한다. 상기 처리 모듈은 아날로그 입력 신호를 샘플링하여 디지털 신호를 획득하고, 디지털 신호에 대해 제1 디지털 신호 처리 과정을 실행하여 중간 데이터를 획득하도록 구성된다. 여기에서, 복수의 레이더 유닛이 공동 작업 모드에 있는 경우, 지정된 레이더 유닛은 복수의 레이더 유닛이 제공하는 복수의 중간 데이터에 대해 제2 디지털 신호 처리 과정을 집중적으로 실행하여, 레이더 시스템의 결과 데이터를 획득한다.

77. 发明专利

KR102225558B1 KR102225558B1 - Multilayer Computing Circuit Based on Analog Signal Transfer with On-Chip Activation Function 有权
公开(公告)号：KR102225558B1
公开(公告)日：2021-03-08
申请号：KR1020190126711A
申请日：2019-10-14
申请人： 연세대학교 산학협력단
发明人： 정성욱 , 이영규 , 송병규 , 안홍근
IPC分类号： G06F7/544 , G06N3/063 , G11C7/12 , G11C8/08 , H03M1/12 , H03M1/66
CPC分类号： G06F7/544 , G06N3/063 , G11C7/12 , G11C8/08 , H03M1/12 , H03M1/66
摘要： 본 실시예들은 곱셈 및 덧셈을 수행하는 복수의 연산 영역으로 구분된 연산 메모리를 포함하고, 복수의 연산 영역은 학습 네트워크의 레이어로 동작하고, 아날로그 버퍼가 복수의 연산 영역에 연결되어 데이터를 하나의 연산 영역에서 다른 연산 영역으로 전송함으로써, 학습 네트워크의 레이어 간에 데이터 전송 시간을 최소화할 수 있는 멀티 레이어 연산 회로를 제공한다.

78. 发明专利

JP6438422B2 基準電流生成回路、AD変換器、及び無線通信装置审中-公开
公开(公告)号：JP6438422B2
公开(公告)日：2018-12-12
申请号：JP2016030203
申请日：2016-02-19
申请人：株式会社東芝
发明人：吉岡健太郎
IPC分类号： H03M1/14 , G05F1/10 , H03K5/00
CPC分类号： G05F3/262 , H03K3/011 , H03K5/151 , H03K2005/00019 , H03L7/08 , H03M1/12

79. 发明专利

JP6394056B2 A/D変換装置、グレイコード生成装置、撮像素子、並びに、電子機器有权
公开(公告)号：JP6394056B2
公开(公告)日：2018-09-26
申请号：JP2014100185
申请日：2014-05-14
申请人：ソニー株式会社
发明人：武田祐一 , 鈴木篤史 , 佐伯貴範 , 高橋知宏
IPC分类号： H03M1/56 , H03K5/15 , H04N5/378
CPC分类号： H04N5/37455 , H03K5/135 , H03K23/005 , H03K2005/00052 , H03L7/08 , H03M1/12 , H03M1/123 , H03M1/56 , H04N5/378

80. 发明专利

JP6368489B2 スイッチング電源制御回路有权
公开(公告)号：JP6368489B2
公开(公告)日：2018-08-01
申请号：JP2014000396
申请日：2014-01-06
申请人：ローム株式会社
发明人：星野聖彰 , 沖宏一
IPC分类号： H02M3/28
CPC分类号： H02M3/156 , G05B11/42 , H02M3/157 , H02M3/33515 , H03M1/12

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式