会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 69. 发明专利
    • クロック生成回路
    • 时钟发生电路
    • JP2016116097A
    • 2016-06-23
    • JP2014253754
    • 2014-12-16
    • 株式会社メガチップス
    • 谷平 出帆
    • H03K3/03G06F1/06H03L7/00H03L7/24
    • H03K5/15013H03K3/0315H03K5/15026
    • 【課題】 クロック生成回路は、多相クロックの周波数を一定に保ちながら多相クロックの位相を高精度で制御することができるようになる。 【解決手段】 本発明は、多相クロックを出力するクロック生成回路であって、環状接続された複数のインバータ回路を有し、遅延制御信号に基づいて遅延時間が与えられた各クロックを各インバータ回路から出力するリングオシレータと、インジェクションクロックを第1の値で分周し基準クロックとして出力する第1の分周回路と、該多相クロックのうちの一のクロックを第2の値で分周し比較クロックとして出力する第2の分周回路と、該基準クロック及び該比較クロックの周波数を比較し、該比較の結果に基づく該遅延制御信号を出力する周波数比較器と、を備え、該リングオシレータは、該遅延制御信号に基づき該遅延時間を調整するように構成される、クロック生成回路である。 【選択図】 図1
    • 要解决的问题:允许由时钟发生电路对多相时钟进行高精度的相位控制,同时保持多相时钟的频率恒定。解决方案:输出多相时钟的时钟产生电路包括具有多个反相器的环形振荡器 并且输出具有基于来自每个逆变器电路的延迟控制信号给出的延迟时间的每个时钟;第一分频器电路,用于将注入时钟的频率除以第一值并输出作为参考时钟; 用于将注入时钟的频率除以第二值并作为比较时钟输出的第二除法器电路和用于比较参考时钟和比较时钟的频率的频率比较器,并且基于比较结果输出延迟控制信号 。 环形振荡器配置为根据延迟控制信号调整延迟时间。图1: