专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP6382342B2 基準信号発生装置审中-公开
公开(公告)号：JP6382342B2
公开(公告)日：2018-08-29
申请号：JP2016563576
申请日：2015-11-10
申请人：古野電気株式会社
发明人：橋本邦彦
IPC分类号： H03L7/093 , H03L7/197 , H03L7/14
CPC分类号： H03L7/0992 , H03L7/0805 , H03L7/0807 , H03L7/091 , H03L7/14 , H03L7/143 , H03L7/189 , H04L7/0029 , H04L7/0331 , H04L7/04

2. 发明专利

JP2018074413A 伝送装置、及び信号処理方法审中-公开
公开(公告)号：JP2018074413A
公开(公告)日：2018-05-10
申请号：JP2016212970
申请日：2016-10-31
申请人：富士通株式会社
发明人：鈴木昌幸 , 小森洋幸
IPC分类号： H04L7/033 , H04L7/00
CPC分类号： H04L7/0337 , H03L7/0807 , H04L7/0008 , H04L7/0037 , H04L7/0091 , H04L7/046 , H04L2007/045
摘要：【課題】伝送装置で、物理遅延素子を使用せずに、簡易な回路構成で内部インタフェースのタイミング調整を行う。【解決手段】送信回路と受信回路の間でクロック信号と複数のデータ信号を並列に伝送する伝送装置において、前記送信回路は、各データ信号のデータ無効期間に所定のパターンを挿入するパターン挿入部と、前記所定のパターンが挿入された各データ信号を入力クロックに同期させて出力する回路と、前記データ無効期間に前記クロック信号の位相を調整するクロック制御部と、を有し、前記受信回路は、前記所定のパターンが挿入された各データ信号で受信クロックの状態を検出するクロック検出部と、前記クロック検出部の出力に基づいて前記クロック信号の位相調整の要否を判断する判定部と、を有し、前記クロック制御部は、前記判定部の判定結果に基づいて前記クロック信号の位相を調整する。【選択図】図4

3. 发明专利

JP6294691B2 半導体装置有权
公开(公告)号：JP6294691B2
公开(公告)日：2018-03-14
申请号：JP2014022501
申请日：2014-02-07
申请人：ルネサスエレクトロニクス株式会社
发明人：秦勝彦
IPC分类号： H04B3/06
CPC分类号： H03K3/012 , G06F1/10 , H03K3/037 , H03L7/07 , H03L7/0802 , H03L7/0807 , H03L7/0814 , H03L7/089 , H03L7/091

4. 发明专利

JP6264056B2 クロックデータリカバリー回路及びその方法有权
公开(公告)号：JP6264056B2
公开(公告)日：2018-01-24
申请号：JP2014009570
申请日：2014-01-22
申请人：富士通株式会社
发明人： ▲角▼田有紀人 , 柴▲崎▼ 崇之
IPC分类号： H03L7/00 , H03L1/02 , H03K5/00 , G06F1/12 , H04L7/033
CPC分类号： H04L7/033 , H03L7/0807 , H03L7/0812

5. 发明专利

JP2018011264A 信号再生回路、電子装置及び信号再生方法审中-公开
公开(公告)号：JP2018011264A
公开(公告)日：2018-01-18
申请号：JP2016140478
申请日：2016-07-15
申请人：富士通株式会社
发明人： ▲角▼田有紀人
IPC分类号： H03K5/26 , H04L7/033
CPC分类号： H04L7/0331 , H03L7/0807 , H03L7/087 , H03L7/091 , H03L7/095 , H03L7/113 , H04L7/0004 , H04L7/0075 , H04L7/033
摘要：【課題】ロック状態から非ロック状態に変化したことを、周波数検出回路によらず検出する信号再生回路の実現。【解決手段】信号再生回路1は、周波数が可変の第1クロックを発生する発振器(40)と、入力データと第1クロックの位相関係に応じて、入力データと第1クロックが同期するように発振器を制御するフィードバック回路とを有する。フィードバック回路は、入力データと第1クロックの位相関係に応じて発振器を制御する制御部(44、45)と、入力データと第1クロックの位相関係に応じてクロック位相制御信号を生成する第1位相検出回路(41)とを有する。フィードバック回路は、入力データを第1クロックの変化エッジでラッチして出力データを生成する出力データ生成回路(46)と、入力データと出力データとの比較結果に基づいて、ロック状態であるか非ロック状態であるかを示すロック検出信号を出力するロック検出回路(47)を更に有する。【選択図】図5

6. 发明专利

JP2017058790A レギュレータ、シリアライザ、デシリアライザ、並列直列相互変換回路及びその制御方法审中-公开
公开(公告)号：JP2017058790A
公开(公告)日：2017-03-23
申请号：JP2015181192
申请日：2015-09-14
申请人：株式会社東芝
发明人：岩井隆之 , 志津木康
IPC分类号： G05F1/56
CPC分类号： H03M9/00 , H03K21/02 , H03L7/0807 , H04J3/06 , G06F1/08 , G06F1/10 , H03K23/68 , H03K7/06 , H04L27/2647 , H04L7/033 , H04L7/0337
摘要：【課題】低ドロップアウト電圧レギュレータの電圧ドロップを防ぎ、送信回路レーン間の同期を正確にとる。【解決手段】レギュレータは、所定の電圧を供給する、電圧制御回路と、前記電圧制御回路から供給された電圧を、クロック信号出力回路に供給する、電流制御回路であって、前記電圧に基づいてダミー電流を消費し、前記クロック信号出力回路に前記電圧を供給するタイミングで、前記ダミー電流の消費を停止する、電流制御回路と、を備える。【選択図】図4

7. 发明专利

JP2017022235A 半導体装置及び半導体装置の制御方法审中-公开
标题翻译：的半导体器件的控制方法，和半导体器件
公开(公告)号：JP2017022235A
公开(公告)日：2017-01-26
申请号：JP2015137960
申请日：2015-07-09
申请人：富士通株式会社
发明人：吉見康一
IPC分类号： H01L27/04 , G06F1/12 , H03K19/0175 , H03K5/135 , H01L21/822
CPC分类号： H03L7/0807 , H01L25/105 , H03K5/135 , H03K5/26 , G11C7/1051 , H01L2225/06548 , H01L2225/1058 , H03K2005/00019
摘要：【課題】コストの増加を抑えつつ、貫通電極における動的な特性変動を抑制し信号の遅延の変動を低減する。【解決手段】伝送するデータ及びそのデータと同じ伝送路で伝送されるギャップデータの伝送をデータ信号の周波数が所定の周波数以上になるように制御して、データ出力ドライバがデータ又はギャップデータを選択してデータ信号として出力するとともに、データが有効であるか否かを示すバリッド信号をバリッド信号生成回路が出力し、異なるダイに形成された受信回路が、貫通電極を含む伝送路を介して伝送されたデータ信号及びバリッド信号を受けて、バリッド信号を基にデータ信号よりデータを取得するようにし、貫通電極を通過する信号を制御することで貫通電極における動的な特性変動を抑制する。【選択図】図1
摘要翻译：甲同时抑制成本的增加，抑制的动态特性变化通过电极，以减少信号的延迟的变化。间隙数据的传输数据信号的频率，以在作为数据并将该数据传输被控制为比给定频率等于或高于同一传输路径传输时，数据输出驱动器选择数据或间隙数据并且输出结果作为数据信号，指示数据是否有效，并输出有效信号生成电路，其在不同的管芯所形成的接收电路的有效信号，经由传输路径包括通过电极传输被接收数据信号和有效信号，获取从基于有效信号中的数据信号中的数据时，它通过控制通过穿过电极的信号，能够抑制贯通电极的动态特性的变化。点域1

8. 发明专利

JP6064930B2 電気・電子機器、回路、及び通信システム有权
标题翻译：电气和电子器件，电路和通信系统，
公开(公告)号：JP6064930B2
公开(公告)日：2017-01-25
申请号：JP2014044841
申请日：2014-03-07
申请人：ソニー株式会社
发明人：横川峰志 , 丸子健一
IPC分类号： H03L7/08 , H03K5/26 , H03K5/00
CPC分类号： H04L27/01 , H03L7/0805 , H03L7/0807 , H03L7/081 , H03L7/0898 , H04L25/14 , H04L7/0008 , H04L7/033 , Y10T307/766

9. 发明专利

JP2016021628A CDR回路及び半導体装置审中-公开
标题翻译： CDR电路和半导体器件
公开(公告)号：JP2016021628A
公开(公告)日：2016-02-04
申请号：JP2014144119
申请日：2014-07-14
申请人：シナプティクス・ディスプレイ・デバイス合同会社
发明人：高梨光教 , 遠藤良
IPC分类号： H03L7/08 , H03L7/093 , H03K5/00 , H04L7/033
CPC分类号： H04L7/0004 , H03L7/07 , H03L7/0807 , H03L7/0814 , H03L7/10 , H03L7/107 , H03L7/1075 , H04L7/0025 , H04L7/033
摘要：【課題】温度変化などによりCDR回路の発振回路に不所望な周波数変動を生じても、入力データパターンを用いた周波数引き込み動作をやり直さずに、入力データに対する発振クロック信号の同期化を可能にする。【解決手段】周波数同期ループ回路により周波数引き込みの完了された周波数に対する位相同期ループ回路による位相引き込みが完了した後に又は位相引き込み動作中に、小さなループ利得をもって、引き込み完了している発振周波数を更新する回路をCDR回路に設ける。引き込みを完了している発振周波数を小さなループ利得をもって更新するから、位相引き込み動作中であっても位相同期ループが不所望に発振することなく周波数同期ループ回路における発振回路の周波数変動を補正することが可能になる。【選択図】図1
摘要翻译：要解决的问题：即使由于温度变化等而在CDR电路的振荡电路中发生不期望的频率波动，也可以使振荡时钟信号与输入数据同步，而不再使用输入数据模式执行频率锁定操作。：CDR电路包括用于更新已完全锁定的振荡频率的电路，在完成相位锁定之后具有小的环路增益，或者在锁相环电路相对于频率锁定的频率进行锁相操作期间由锁频环路完成。由于已经被完全锁定的振荡频率用小的环路增益更新。因此，即使在锁相操作期间，不以不期望的方式振荡锁相环，也可以校正频率锁定环电路中的振荡电路的频率波动。图1

10. 发明专利

JP2015201809A 受信装置审中-公开
标题翻译：接收装置
公开(公告)号：JP2015201809A
公开(公告)日：2015-11-12
申请号：JP2014080815
申请日：2014-04-10
申请人：ザインエレクトロニクス株式会社
发明人：三浦賢
IPC分类号： H03L7/08 , H04L7/033
CPC分类号： H04L7/0331 , H03L7/0807 , H03L7/091 , H03L7/099 , H04L7/0054 , H04L7/0083 , H04L7/0087 , H04L7/033 , H04L7/048 , H04L7/10
摘要：【課題】デジタル信号において一時的なノイズ重畳がなくなった後に該デジタル信号から本来のデータおよびクロックを復元することができるようになるまでの時間を短縮することができる受信装置を提供する。【解決手段】受信装置20は、レシーバ部21、電圧制御発振器22、サンプラ部23、制御電圧生成部24、異常検出部25、トレーニング制御部26およびイコライザ制御部27を備える。レシーバ部21はイコライザ部21Aを含む。受信装置20は、異常検出部25がデジタル信号の異常を検出すると、制御電圧生成部24による位相周波数の比較を停止させる。【選択図】図1
摘要翻译：要解决的问题：提供一种能够缩短从消除临时噪声叠加到数字信号的时间的接收装置，直到从数字信号恢复原始数据和时钟。解码：接收装置20包括接收机单元21，压控振荡器22，采样器单元23，控制电压生成单元24，异常检测单元25，训练控制单元26和均衡器控制单元27.接收器单元21包括均衡器部分21A。接收装置20在异常检测部25检测到数字信号的异常的情况下，停止由控制电压生成部24进行的相位频率的比较。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式