专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

41. 发明专利

JP2018503156A 書込み要求処理方法、プロセッサおよびコンピュータ审中-公开
公开(公告)号：JP2018503156A
公开(公告)日：2018-02-01
申请号：JP2017525338
申请日：2015-12-17
申请人：華為技術有限公司 , HUAWEI TECHNOLOGIES CO.,LTD.
发明人： ▲嚴▼ 春宝 , ▲張▼ 羽 , ▲鄭▼ ▲偉▼
IPC分类号： G06F11/20 , G06F3/06 , G06F13/38
CPC分类号： G06F3/061 , G06F3/0619 , G06F3/065 , G06F3/067 , G06F11/2071 , G06F11/2076 , G06F12/0804 , G06F12/0815 , G06F12/0868 , G06F12/1045 , G06F13/4022 , G06F13/4282 , G06F2212/314 , G06F2213/0026
摘要：本発明の実施形態は、書込み要求処理方法、プロセッサおよびコンピュータを提供する。第1のコンピュータは第2のコンピュータに接続され、それぞれのオペレーティングシステムは、第1のコンピュータおよび第2のコンピュータ上でそれぞれ動作し、第1のコンピュータは第1のプロセッサを含み、第1のプロセッサは、システムバスを使用することによって、第2のコンピュータの第2のプロセッサに接続され、第1のコンピュータは第1のメモリアドレス空間を含み、第2のコンピュータの第2のメモリアドレス空間は、第1のメモリアドレス空間のミラーアドレス空間であり、第1のプロセッサは、第1のメモリアドレス空間内に書き込まれるデータを、システムバスを使用することによって、第2のメモリアドレス空間に写し、このことは、ミラーリング操作のレイテンシを低減するとともに、システムのIOPS性能を改善することができる。

42. 发明专利

JP2017527023A 不揮発性メモリへの書き込み操作审中-公开
公开(公告)号：JP2017527023A
公开(公告)日：2017-09-14
申请号：JP2017504748
申请日：2015-06-23
申请人：エイアールエムリミテッド , エイアールエムリミテッド
发明人：ガッサンサイーディ、アリ , ガッサンサイーディ、アリ , ロイグリセンスウェイト、リチャード , ロイグリセンスウェイト、リチャード
IPC分类号： G06F12/0804 , G06F12/08 , G06F12/10
CPC分类号： G06F12/0891 , G06F12/0804 , G06F12/0815 , G06F12/0875 , G06F12/1009 , G06F12/126 , G06F2212/202 , G06F2212/621 , G06F2212/65
摘要：データを処理するための装置及びデータ処理の方法が提供される。本装置内のプロセッサ・コアは、データ項目を不揮発性メモリに書き込む書き込み操作を含む、命令シーケンスに応答してデータ処理操作を遂行する。ライトバック・キャッシュは、プロセッサ・コアによりメモリから取り出され、且つメモリに書き込まれるデータ項目のローカル・コピーを格納する。プロセッサ・コアにより始動される書き込み操作の表示を格納する記憶ユニットが提供され、プロセッサ・コアは、書き込み操作の対象であり、そのための表示が記憶ユニットに格納されるデータ項目のローカル・コピーをライトバック・キャッシュからメモリへとはき出しさせることにより終了命令に応答するように構成される。次いで、記憶ユニットに格納された書き込み操作の表示が、消去される。

43. 发明专利

JP6196315B2 ストア再生ポリシー有权
公开(公告)号：JP6196315B2
公开(公告)日：2017-09-13
申请号：JP2015540790
申请日：2013-10-31
申请人：アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド , ADVANCED MICRO DEVICES INCORPORATED
发明人：デイビッドエー. カプラン , ジェフラップリー , タルンナクラ
IPC分类号： G06F12/08 , G06F9/38 , G06F12/0804
CPC分类号： G06F9/30065 , G06F9/30043 , G06F9/3861 , G06F12/0802 , G06F12/0815

45. 发明专利

JP2017072908A プログラム、情報処理装置及び情報処理方法有权
公开(公告)号：JP2017072908A
公开(公告)日：2017-04-13
申请号：JP2015197905
申请日：2015-10-05
申请人：富士通株式会社
发明人：一瀬克己
IPC分类号： G06F9/50 , G06F12/08
CPC分类号： G06F12/0815 , G06F12/0893 , G06F2212/604
摘要：【課題】実行速度を向上させることが可能となるプログラム等を提供する。【解決手段】情報処理装置1に、アプリケーションプログラム内の各プロセスに割り当てられたキャッシュメモリサイズを取得し、割り当てられたキャッシュメモリサイズにて実行されたプロセスに対するキャッシュミス率を取得させる処理を実行させる。情報処理装置1に、取得したキャッシュミス率に基づき、前記プロセスに対して割り当てるキャッシュメモリサイズを補正する処理を実行させる。【選択図】図1

46. 发明专利

JP2016207232A 共有メモリへのアクセスの同期を緩和するプロセッサ、方法、システム、及びプログラム审中-公开
标题翻译：处理器，以减轻到共享存储器中，该方法，系统和程序同步访问
公开(公告)号：JP2016207232A
公开(公告)日：2016-12-08
申请号：JP2016175998
申请日：2016-09-08
申请人：インテル・コーポレーション
发明人：ディクソン、マーティンジー. , ラッシュ、ウィリアムシー. , サンティアゴ、ヤズミンエー.
IPC分类号： G06F9/30 , G06F9/34 , G06F12/00 , G06F9/52
CPC分类号： G06F9/30087 , G06F12/0804 , G06F12/0815 , G06F12/0862 , G06F12/14 , G11C7/1072 , G06F2212/1052 , G06F2212/6028 , Y02B60/1225
摘要：【課題】共有メモリへのアクセスの同期を緩和するプロセッサ、方法及びシステムを提供する。【解決手段】プロセッサ101は、メモリ・アクセス同期緩和ロジック109を含む。ロジック109は、適切な場合に、共有メモリ115へのアクセスの同期を緩和する働きをする。例えば、幾つかの実施形態では、ロジック109は、プロセッサが緩和メモリ・アクセス同期モードのとき、メモリ・アクセス同期命令(例えば、フェンス/バリア命令104、ロック命令105、条件付きアクセス命令106などのうちの1以上)が、メモリへのアクセスを同期させるのを阻止する。【選択図】図1
摘要翻译：一种处理器，以减轻同步访问共享存储器提供了一种方法和系统。处理器101包括一个存储器访问同步松弛逻辑109。逻辑109，如果合适，并减轻对共享存储器115中的同步接入。例如，在一些实施例中，逻辑电路109，当处理器处于松弛存储器访问同步模式时，存储器访问同步指令（例如，围栏/屏障指令104，锁定指令105，例如条件访问指令106的 1个或多个）是防止同步访问存储器。点域1

47. 发明专利

JP5937695B2 接続装置へのセマンティックキャッシュクラウドサービス有权
标题翻译：语义缓存云服务连接设备
公开(公告)号：JP5937695B2
公开(公告)日：2016-06-22
申请号：JP2014547153
申请日：2011-12-14
申请人：エンパイアテクノロジーディベロップメントエルエルシー
发明人：ウィリアム・ルーシウ
IPC分类号： G06F13/00
CPC分类号： H04L67/10 , H04L67/2842 , G06F12/0815 , G06F15/167 , G06F17/30233 , G06F17/30867 , G06F17/30902 , G06N5/02 , H04L67/1097

48. 发明专利

JP2016103273A キャッシュコヒーレンシの制御システムと制御方法有权
标题翻译：缓存一致性控制系统和方法
公开(公告)号：JP2016103273A
公开(公告)日：2016-06-02
申请号：JP2015224492
申请日：2015-11-17
申请人：上海兆芯集成電路有限公司
发明人： ▲頼▼ 瑾 , 楊夢晨
IPC分类号： G06F12/08 , G06F15/167 , G06F15/173
CPC分类号： H04L67/2857 , G06F12/0813 , G06F12/0815 , G06F9/4856 , H04L67/1095 , G06F12/0842 , G06F15/163 , G06F2212/1016
摘要：【課題】キャッシュコヒーレンシの制御システムと制御方法を提供する。【解決手段】一制御方法は、第一電子装置110が、キャッシュコヒーレンシ(CC)インターフェース120により、第二電子装置130に結合されるとき、リンク接続要求を第二電子装置130に送信する工程と、リンク接続要求にしたがって、CCインターフェース120により、第一電子装置110と第二電子装置130間のリンクを構築する工程、および、リンクを構築後、第二電子装置130の第二処理ユニット131により、第一電子装置110の第一オペレーティングシステムを操作する工程、を有する。【選択図】図1
摘要翻译：要解决的问题：提供缓存一致性控制系统和方法。解决方案：控制方法包括以下步骤：当第一电子设备110耦合到第二电子设备130时，向第二电子设备130发送链接连接请求通过缓存一致性（CC）接口120; 根据链路连接请求，通过CC接口120建立第一电子设备110和第二电子设备130之间的链路; 在链路建立之后，通过第二电子设备130的第二处理单元131操作第一电子设备110的第一操作系统。图1

49. 发明专利

JP2016503934A コンテキスト切換キャッシュシステム及びコンテキスト切換方法审中-公开
标题翻译：上下文切换缓存系统和上下文切换方法
公开(公告)号：JP2016503934A
公开(公告)日：2016-02-08
申请号：JP2015553712
申请日：2013-06-26
申请人：ゾケッツアイピー、リミテッドライアビリティカンパニー , ゾケッツアイピー、リミテッドライアビリティカンパニー
发明人：ダラル、パリン , ベラー、ステファン
IPC分类号： G06F12/08 , G06F9/48 , G06F12/0802
CPC分类号： H04L61/103 , G06F9/3877 , G06F9/461 , G06F9/4843 , G06F12/0815 , G06F12/0875 , G06F13/16 , G06F13/1652 , G06F13/285 , G06F13/362 , G06F13/4022 , G06F13/4068 , G06F15/161 , G06F15/17337 , H04L29/08135 , H04L29/08549 , H04L47/193 , H04L47/2441 , H04L47/56 , H04L47/624 , H04L47/6295 , H04L49/40 , H04L49/90 , H04L61/2592 , H04L61/6086 , Y02D10/14 , Y02D10/151
摘要：【課題】全体的なシステム性能を著しく向上させ、サーバ又は他のデータのためのハードウェア及びパワー要求を低減するように改良されたコンテキスト切換キャッシュシステム及びコンテキスト切換方法を提供する。【解決手段】コンテキスト切換キャッシュシステムは、メモリバスに接続され、それぞれが関連するキャッシュ状態のキャッシュを有する複数のオフロードプロセッサと、オフロードプロセッサに接続されたコンテキストメモリと、オフロードプロセッサの少なくとも1つとコンテキストメモリとの間でキャッシュ状態の転送を指示するように構成されたスケジューリング回路とを備える。【選択図】図1
摘要翻译：甲显著提高整体系统的性能，提供了硬件和上下文切换高速缓存系统和其改进，以减少对服务器或其他数据的功率需求的上下文切换的方法。上下文切换的高速缓存系统被连接到所述存储器总线，以及具有高速缓存状态的高速缓冲存储器的多个卸载处理器，每个相关联，并且上下文存储器连接到所述卸载处理器，所述卸载处理器中的至少一个以及调度电路配置为指示高速缓存状态的苞片上下文存储器之间的传送。点域1

50. 发明专利

JP2016024578A 情報処理装置、情報処理装置の制御方法および情報処理装置の制御プログラム审中-公开
标题翻译：信息处理装置，其控制方法及其控制程序
公开(公告)号：JP2016024578A
公开(公告)日：2016-02-08
申请号：JP2014147499
申请日：2014-07-18
申请人：富士通株式会社
发明人：小田和友仁
IPC分类号： G06F13/38 , G06F15/17
CPC分类号： G06F12/0815 , G06F9/54 , G06F9/543 , G06F2212/271 , G06F2212/283
摘要：【課題】情報処理装置におけるデータ転送を効率的に行う。【解決手段】演算処理を実行する演算処理装置と、データを記憶する主記憶装置とをそれぞれ備える複数のノードを有する情報処理装置において、前記複数のノードの各々に属する演算処理装置は、演算処理を実行する演算処理部と、前記演算処理部が演算処理を実行する対象データを、前記主記憶装置以外の主記憶装置における記憶位置を示す第1のアドレス情報に基づいて前記主記憶装置以外の主記憶装置から読み出し、読み出した前記対象データを、前記演算処理装置が属するノードの主記憶装置に書き込む転送部とを有することを特徴とする情報処理装置。【選択図】図5
摘要翻译：要解决的问题：有效地传送信息处理装置中的数据。解决方案：信息处理装置具有多个节点，每个节点包括：运算处理装置，用于执行运算处理;以及主存储单元，用于存储数据。属于每个节点的运算处理装置包括：运算处理部，执行运算处理; 以及传送部，其基于除了上述主存储单元之外的主存储单元中的存储位置的第一地址信息，从除了上述主存储单元之外的主存储单元读取由算术处理部件进行算术处理的数据主存储单元，并将读取的数据写入运算处理装置所属的节点的主存储单元。图5

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式