专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

31. 发明专利

JP4221420B2 A method of manufacturing a semiconductor device 有权
公开(公告)号：JP4221420B2
公开(公告)日：2009-02-12
申请号：JP2006116537
申请日：2006-04-20
申请人：エルピーダメモリ株式会社
发明人：和夫小川
IPC分类号： H01L21/76 , H01L21/8234 , H01L21/8242 , H01L27/08 , H01L27/088 , H01L27/108 , H01L29/78
CPC分类号： H01L21/76235 , H01L21/763 , H01L21/823437 , H01L21/823487 , H01L29/66621 , H01L29/7834

32. 发明专利

JP2008544487A With a disposable spacers, raised source and drain Process 审中-公开
公开(公告)号：JP2008544487A
公开(公告)日：2008-12-04
申请号：JP2008515695
申请日：2006-04-19
申请人：アドバンスト・マイクロ・ディバイシズ・インコーポレイテッドAdvanced Micro Devices Incorporated
发明人：ヴァンミーアジョハニス , ツォンフイカル
IPC分类号： H01L29/78 , H01L21/336 , H01L29/786
CPC分类号： H01L29/6653 , H01L29/41783 , H01L29/66628 , H01L29/7834
摘要：半導体製造プロセスにおいて隆起したソースおよびドレイン領域（２６、４８）を形成する方法は、ダブルディスポーザブルスペーサ（２０、２４、４０、４６）を用いる。第１と第２のディスポーザブルスペーサ（２０、２４・４０、４６）との間に堆積酸化物（２２、４２）が供給され、より大きな第２のディスポーザブルスペーサ（２４、４６）をドライエッチングする間にゲート電極（１４、３４）、第１のディスポーザブルスペーサ（２０、４０）、およびキャップ層（１６、３６）を保護する役割を果たす。これにより、マウスイヤーの形成が阻止される一方で、第２のディスポーザブルスペーサ（２４、４６）の使用により、ハローイオン注入におけるシャドー効果が回避される。

33. 发明专利

JP2008270575A Semiconductor device and manufacturing method thereof 审中-公开
标题翻译：半导体器件及其制造方法
公开(公告)号：JP2008270575A
公开(公告)日：2008-11-06
申请号：JP2007112354
申请日：2007-04-20
申请人： Renesas Technology Corp , 株式会社ルネサステクノロジ
发明人： MORITA YUSUKE , KIMURA YOSHINOBU , TSUCHIYA RYUTA , SUGII NOBUYUKI , KIMURA SHINICHIRO
IPC分类号： H01L29/78 , H01L21/336 , H01L29/786
CPC分类号： H01L29/045 , H01L29/6653 , H01L29/66545 , H01L29/6656 , H01L29/6659 , H01L29/66628 , H01L29/7834
摘要： PROBLEM TO BE SOLVED: To make an MIS transistor of tilt stack source/drain structure fast.
SOLUTION: The MIS transistor has a gate electrode 4 on a substrate 1, a side wall insulating film 6a along a side wall of the gate electrode 4 on the substrate 1, a source/drain semiconductor region 3 having one end below the side wall of the gate electrode 4 on a main surface of the substrate 1, a stack layer 5a in contact with the first side wall insulating film 6a on the source/drain semiconductor region 3, a side wall insulating film 6b along the side wall insulating film 6a on the stack layer 5a, and a stack layer 5b in contact with the side wall insulating film 6b on the stack layer 5a.
COPYRIGHT: (C)2009,JPO&INPIT
摘要翻译：要解决的问题：使倾斜堆叠源/漏结构的MIS晶体管快速。解决方案：MIS晶体管在基板1上具有栅电极4，沿着基板1上的栅电极4的侧壁的侧壁绝缘膜6a，具有位于基板1上的一端的源极/漏极半导体区域3 在基板1的主表面上的栅电极4的侧壁，与源极/漏极半导体区域3上的第一侧壁绝缘膜6a接触的堆叠层5a，沿着侧壁绝缘的侧壁绝缘膜6b 堆叠层5a上的膜6a和与堆叠层5a上的侧壁绝缘膜6b接触的堆叠层5b。版权所有（C）2009，JPO＆INPIT

34. 发明专利

JP4170270B2 MOS transistor and a method of manufacturing the same 有权
公开(公告)号：JP4170270B2
公开(公告)日：2008-10-22
申请号：JP2004223742
申请日：2004-07-30
申请人：東部エレクトロニクス株式会社
发明人：寛柱高
IPC分类号： H01L21/336 , H01L29/78
CPC分类号： H01L29/66651 , H01L29/7833 , H01L29/7834

35. 发明专利

JP4143584B2 A method of manufacturing a semiconductor device 有权
公开(公告)号：JP4143584B2
公开(公告)日：2008-09-03
申请号：JP2004254722
申请日：2004-09-01
申请人：株式会社東芝
发明人：野清孝宮 , 本明人山 , 藤芳彦斉
IPC分类号： H01L21/205 , H01L29/78
CPC分类号： H01L29/7834 , C30B25/16 , H01L21/02529 , H01L21/02532 , H01L21/0262 , H01L21/02639 , H01L29/66628

36. 发明专利

JP2008530782A Selective deposition of silicon-containing films 审中-公开
公开(公告)号：JP2008530782A
公开(公告)日：2008-08-07
申请号：JP2007554163
申请日：2006-01-31
申请人：エーエスエムアメリカインコーポレイテッド
发明人：チャンタルアリーナ , ジョセフイタリアーノ , キースドランウィークス , ナイルズコディー , ポールジェイコブソン , ピエールトマシニ , ロナルドバートラム , マティーアスバウアー , ポールブラバント
IPC分类号： H01L21/205 , C23C16/04 , C23C16/24 , H01L21/336 , H01L29/78 , H01L29/786
CPC分类号： H01L29/7848 , C23C16/04 , C23C16/22 , C23C16/24 , C23C16/32 , C23C16/325 , C23C16/45512 , C30B25/02 , C30B29/06 , H01L21/02381 , H01L21/02529 , H01L21/02532 , H01L21/02576 , H01L21/02579 , H01L21/0262 , H01L21/02636 , H01L21/02639 , H01L21/32056 , H01L21/3215 , H01L29/165 , H01L29/66628 , H01L29/66636 , H01L29/7834
摘要：【課題】混合基板の選択された領域上に、Ｓｉ含有膜を選択的に堆積するためのトリシランおよびハロゲン含有エッチャントソース（塩素など）を使用する化学気相成長方法を提供すること。
【解決手段】ドーパントソースは、ドープしたＳｉ含有膜を選択的に堆積させるために、トリシランおよびエッチャントソースと混合することもできる。この選択的堆積方法は、半導体製造などの様々な用途に有用である。
【選択図】図１６Ｂ

37. 发明专利

JP2008182106A Semiconductor device 审中-公开
标题翻译：半导体器件
公开(公告)号：JP2008182106A
公开(公告)日：2008-08-07
申请号：JP2007015181
申请日：2007-01-25
申请人： Denso Corp , 株式会社デンソー
发明人： SENDA ATSUSHIGE , OZEKI YOSHIHIKO
IPC分类号： H01L29/786 , H01L29/78
CPC分类号： H01L29/7835 , H01L29/0692 , H01L29/407 , H01L29/42368 , H01L29/66659 , H01L29/7834
摘要： PROBLEM TO BE SOLVED: To provide a semiconductor device equipped with a LDMOS which secures ESD resistance.
SOLUTION: A doped Poly-Si 6 is arranged in a trench 4 through an insulating layer 5, this doped Poly-Si 6 is made to be connected with a gate electrode 12. By such a structure, the gate electrode 12 is made to have a gate voltage potential and a channel region is made to be on, which enables a current to flow easily between an n
+ -type drain region 10 and an n
+ -type source region 9. LDMOS is thereby prevented from being thermally broken by a surge current. By adjusting the impurity concentration of the doped Poly-Si 6 embedded in the trench 4, and by changing this resistance, the ESD resistance is controlled, and thus the ESD resistance is secured.
COPYRIGHT: (C)2008,JPO&INPIT
摘要翻译：要解决的问题：提供一种配备有保护ESD电阻的LDMOS的半导体器件。解决方案：掺杂的多晶硅6通过绝缘层5布置在沟槽4中，该掺杂的多晶硅6与栅电极12连接。通过这种结构，栅极12是使得栅极电压电位和沟道区域导通，这使得电流能够容易地在n + 型漏极区域10和n + 型源极区域9.由此防止LDMOS被浪涌电流热破坏。通过调整嵌入在沟槽4中的掺杂多晶硅6的杂质浓度，通过改变该电阻，可以控制ESD电阻，从而确保ESD电阻。版权所有（C）2008，JPO＆INPIT

38. 发明专利

JP2008527723A Device with stepped source / drain region 有权
公开(公告)号：JP2008527723A
公开(公告)日：2008-07-24
申请号：JP2007550540
申请日：2006-01-05
申请人：インテル・コーポレーション
发明人：オース、クリス , キュレロ、ジュゼッペ , セル、ベルンハルト , チャギ、スニット
IPC分类号： H01L29/78
CPC分类号： H01L29/6653 , H01L29/6659 , H01L29/66636 , H01L29/7834 , H01L29/7842
摘要：【課題】階段状ソース／ドレイン領域を有するトランジスタを提供する。
【解決手段】階段状領域を設けることによって、リーク電流を最小限に留めると同時にチャネル領域のひずみを大きくするとしてもよい。このような階段状領域の形成は、基板内に２種類のリセスを形成して階段状のリセスとし、このリセス内にソース／ドレイン領域を形成することによって実現するとしてもよい。
【選択図】図１Ａ

39. 发明专利

JP2008171999A Semiconductor device and its manufacturing method 审中-公开
标题翻译：半导体器件及其制造方法
公开(公告)号：JP2008171999A
公开(公告)日：2008-07-24
申请号：JP2007003496
申请日：2007-01-11
申请人： Toshiba Corp , 株式会社東芝
发明人： YASUTAKE NOBUAKI
IPC分类号： H01L29/78 , H01L21/28 , H01L21/336 , H01L21/76 , H01L29/417
CPC分类号： H01L29/7834 , H01L29/665 , H01L29/6653 , H01L29/6659 , H01L29/66636 , H01L29/7848
摘要： PROBLEM TO BE SOLVED: To provide a semiconductor device to which distortion silicon technology can effectively be introduced while the occurrence of junction leakage current is suppressed and to provide a manufacturing method of the device.
SOLUTION: The semiconductor device is provided with a semiconductor substrate, an element separation region which is formed in the semiconductor substrate and demarcates an element forming region, a gate electrode formed on a part of the semiconductor substrate in the element forming region through a gate electrode, a channel region formed below the gate electrode of the semiconductor substrate, a distortion granting layer which is epitaxially grown in the element forming region between the channel region and the element separation region and grants distortion to the channel region, a silicide layer formed on the distortion granting layer, a modified layer of the semiconductor substrate, which is formed below a base of the distortion granting layer adjacent to the element separation region so that it is installed between the silicide layer and the semiconductor substrate near the element separation region, and a source/drain region formed at least in the distortion granting layer and in the modified layer near the element separation region.
COPYRIGHT: (C)2008,JPO&INPIT
摘要翻译：要解决的问题：提供一种在抑制结漏电流的发生的同时有效地引入变形硅技术的半导体器件，并提供该器件的制造方法。解决方案：半导体器件设置有半导体衬底，形成在半导体衬底中并分隔元件形成区域的元件分离区域，形成在元件形成区域中的半导体衬底的一部分上的栅电极，通过栅极电极，形成在半导体衬底的栅电极下方的沟道区，在沟道区域和元件分离区域之间的元件形成区域中外延生长的畸变授予层，并向沟道区域提供变形，硅化物层形成在畸变授予层上，半导体衬底的改性层，其形成在与元件分离区相邻的失真授予层的基底之下，使得其安装在元件分离区附近的硅化物层和半导体衬底之间以及至少形成在变形赋予层a中的源极/漏极区域 d在元件分离区域附近的改性层中。版权所有（C）2008，JPO＆INPIT

40. 发明专利

JP2008084996A High breakdown voltage transistor, semiconductor device using the same, and manufacturing method of high breakdown voltage transistor 有权
标题翻译：高断电压晶体管，使用其的半导体器件以及高突变电压晶体管的制造方法
公开(公告)号：JP2008084996A
公开(公告)日：2008-04-10
申请号：JP2006261562
申请日：2006-09-26
申请人： Sharp Corp , シャープ株式会社
发明人： HAYASHI TAKASHI
IPC分类号： H01L29/78 , H01L21/8234 , H01L27/06 , H01L27/088 , H01L29/06
CPC分类号： H01L21/26586 , H01L21/26513 , H01L29/4236 , H01L29/66553 , H01L29/66621 , H01L29/7834 , H01L29/7836
摘要： PROBLEM TO BE SOLVED: To prevent a gate oxide film from being broken by surge voltages/currents. SOLUTION: The high breakdown voltage transistor comprises: a gate electrode 4 provided in a trench formed on a semiconductor substrate 8; a source 5 and a drain 6 formed with a prescribed interval from the gate electrode 4 at both the sides of the gate electrode 4; an electric field relaxing layer 2 formed along a sidewall at the side of the source 5 of the trench and along a sidewall at the side of the drain 6 of the trench; and an electric field relaxing layer 3 formed between the gate electrode 4 and the source 5, and between the gate electrode 4 and the drain 6. COPYRIGHT: (C)2008,JPO&INPIT
摘要翻译：要解决的问题：为了防止栅极氧化膜被浪涌电压/电流破坏。解决方案：高击穿电压晶体管包括：设置在形成在半导体衬底8上的沟槽中的栅电极4; 在栅电极4的两侧从栅极4形成规定间隔的源极5和漏极6; 电场缓和层2，沿着沟槽的源5侧的侧壁并沿着沟槽的漏极6侧的侧壁形成; 以及形成在栅电极4和源极5之间以及栅极电极4和漏极6之间的电场缓和层3.（C）2008，JPO＆INPIT

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式