专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

21. 发明专利

JP2015065666A 独立してクロックされる複数のデジタルデータプロセシングデバイスの間で動作を同期させるためのシステムおよび方法有权
标题翻译：用于同步数字数据处理设备的独立操作的系统和方法
公开(公告)号：JP2015065666A
公开(公告)日：2015-04-09
申请号：JP2014220704
申请日：2014-10-29
申请人：ソノズインコーポレイテッド
发明人：ニコラス・エイ・ジェイ・ミリントン
IPC分类号： H04N21/44 , H04N21/436 , H04L7/00
CPC分类号： G06F3/165 , G05B15/02 , G06F1/00 , G06F1/12 , G06F17/00 , G06F17/3074 , G06F17/30749 , G06F17/30761 , G06F3/048 , G06F3/0482 , G06F3/0484 , G06F3/04842 , G06F3/04847 , G06F3/16 , G06F3/162 , G06F3/167 , G11B20/10527 , H03G3/00 , H03G3/20 , H04H20/103 , H04H20/26 , H04J3/0664 , H04L12/2854 , H04L65/1069 , H04L65/4069 , H04L65/4076 , H04L65/4084 , H04L65/4092 , H04L65/60 , H04L65/601 , H04L65/80 , H04L67/1095 , H04L67/12 , H04L67/26 , H04L69/28 , H04N21/4307 , H04N21/43615 , H04N5/04 , H04N9/7904 , H04R27/00 , H04R3/12 , H04W56/0015 , H04W84/20 , G11B2020/10592 , H04H2201/20 , H04R2227/003 , H04R2227/005
摘要：【課題】独立したクロッキング装置をもつ複数のデバイスの間で動作の同期を維持するためのシステムを提供する。【解決手段】システムは、同期グループにタスクを配送するタスク配送デバイスを含む。同期グループは、配送されたタスクを同期して実行するべき複数のデバイスを含む。タスク配送デバイスは各タスクをネットワークを通じて同期グループのメンバーに配送する。各タスクはタスク配送デバイスによって維持されるクロックに基づく時刻を示すタイムスタンプと関連付けられている。その時刻にその同期グループのメンバーが当該タスクを実行する。同期グループの各メンバーは、タスク配送デバイスからそのクロックによって示される現在時刻の標示を定期的に取得し、タスク配送デバイスのクロックと各自のクロックとの間の時間差を決定し、それから各自のクロックに基づいて前記タイムスタンプが各自がタスクを実行すべきであることを示す時刻を決定する。【選択図】図1
摘要翻译：要解决的问题：提供一种用于维持具有独立计时装置的多个装置中的操作同步的系统。解决方案：系统包括用于将任务递送到同步组的任务递送装置。同步组包括要同步执行传送任务的多个设备。任务传递设备通过网络将任务传递给同步组的成员。任务与根据任务传送设备维护的时钟显示时间的时间戳相关联。当时，同步组的成员执行任务。同步组的成员周期性地从任务递送设备获取时钟所示的当前时间的标记，并且确定任务递送设备的时钟与其自己的时钟之间的时间差，并且时间戳显示每个成员是根据每个时钟确定的任务。

22. 发明专利

JP2015043170A インターフェース回路及びシステム审中-公开
标题翻译：接口电路和系统
公开(公告)号：JP2015043170A
公开(公告)日：2015-03-05
申请号：JP2013174857
申请日：2013-08-26
申请人：株式会社東芝 , Toshiba Corp
发明人： ISHIMOTO SHIGERU , KOYAMA MOTOAKI , SAITO SEIICHIRO , MICHIE HIROYUKI , KIMURA KAZUYA
IPC分类号： G06F3/00 , G06F13/36 , G06F13/42
CPC分类号： G06F1/12
摘要：【課題】1つの実施形態は、例えば、外部接続の自由度を向上できるインターフェース回路及びシステムを提供することを目的とする。【解決手段】1つの実施形態によれば、複数のユニットを有するインターフェース回路が提供される。複数のユニットのそれぞれは、クロックインターフェースと、データインターフェースと、セレクタとを有する。クロックインターフェースは、クロックを受けて転送する。データインターフェースは、データを受けて転送する。セレクタは、データインターフェースがクロックに同期してデータを転送するように、クロックを選択してデータインターフェースへ供給する。【選択図】図1
摘要翻译：要解决的问题：提供一种能够例如提高与外部单元的连接自由度的接口电路和系统。解决方案：提供一种包括多个单元的接口电路。多个单元中的每一个具有时钟接口，数据接口和选择器。时钟接口接收时钟信号并进行传输。数据接口接收数据并进行传输。选择器选择时钟信号，使数据接口在与时钟信号同步的同时传送数据，并将其提供给数据接口。

23. 发明专利

JP2015038802A クロック転送低電力シグナリングシステム有权
标题翻译：时钟传输低功率信号系统
公开(公告)号：JP2015038802A
公开(公告)日：2015-02-26
申请号：JP2014200774
申请日：2014-09-30
申请人：ラムバス・インコーポレーテッド , Rambus Inc
发明人： FREDERICK A WARE , ROBERT E PALMER , JOHN W POULTON
IPC分类号： G11C11/407 , G06F12/00 , H04L7/04
CPC分类号： G06F1/3237 , G06F1/12 , G06F1/3225 , G06F1/324 , G06F3/0604 , G06F3/0625 , G06F3/0629 , G06F3/0673 , G06F9/3836 , G06F12/0857 , G06F13/1689 , G06F13/36 , G06F2201/88 , G11C7/04 , G11C7/10 , G11C7/1051 , G11C7/1066 , G11C7/1072 , G11C7/1078 , G11C7/109 , G11C7/1093 , G11C7/22 , G11C7/222 , G11C7/225 , G11C11/4076 , G11C11/4096 , G11C2207/2254 , Y02B60/1228 , Y02D10/14
摘要：【課題】低電力シグナリングシステムを提供する。【解決手段】クロック停止低電力モードを有するメモリシステム100において、メモリ装置103は、協働して、ソース同期タイミング基準を伴わない情報搬送シンボルの高速送信を可能にする開ループクロック分配回路および送信回路とを含む。開ループクロック分配回路は、システムクロックリンク108に応答して送信クロック信号を生成し、送信回路は、送信クロック信号の遷移に応答して、シンボルシーケンスをデータリンク106に出力する。各シンボルは、送信回路の出力においてシンボル時間にわたって有効であり、送信クロック信号と外部供給クロック信号との位相オフセットは、少なくともシンボル時間だけドリフトすることが許される。【選択図】図1A
摘要翻译：要解决的问题：提供低功率信号系统。解决方案：在包括时钟停止低功率模式的存储器系统100中，存储器件103包括开环时钟分配电路和传输电路，使得能够高速传输通过合作不伴随源同步定时参考的信息运输符号。开环时钟分配电路响应于系统时钟链路108产生传输时钟信号，并且传输电路响应于传输时钟信号的转变而将符号序列输出到数据链路106。每个符号在传输电路的输出端的符号时间内是有效的。允许传输时钟信号和外部电源时钟信号之间的相位偏移至少仅在符号时间漂移。

24. 发明专利

JP2015505214A マルチプロトコルのＩ／Ｏ相互接続の時間同期化有权
标题翻译： I / O互连多协议的时间同步
公开(公告)号：JP2015505214A
公开(公告)日：2015-02-16
申请号：JP2014550304
申请日：2012-11-30
申请人：インテル・コーポレーション
发明人：アール．チャンドラ、プラシャント , アール．チャンドラ、プラシャント , ユドヴィッチ、ヴラディーミル , ガリル、エラン , クグマン、エフライム
IPC分类号： H04L7/00 , G04G5/00 , G04G99/00
CPC分类号： G06F1/12 , G06F13/4022 , G06F13/423 , H04J3/0667 , H04J3/0697 , H04L7/00
摘要：コンピュータ装置のマルチプロトコルのI/O相互接続の時間同期化のための方法、装置、およびシステムの実施形態が記載される。マルチプロトコルのI/O相互接続全体で時間を同期化する方法は、マルチプロトコルの相互接続のスイッチングファブリックの第1のスイッチの第1の現地時間をスイッチングファブリックの第2のスイッチに提供する段階と、第2のスイッチの第2の現地時間を第1の現地時間に調節する段階とを含み得る。他の実施形態を記載し、特許請求し得る。【選択図】図1
摘要翻译：被描述为I / O互连的多协议计算机装置，设备，和系统的实施例的时间同步方法。用于跨I / O互连的多协议同步时间的方法包括：提供一种交换结构互连多协议的第一开关的第一本地时间与交换结构的第二开关的步骤它可以包括调整所述第二开关的所述第二本地时间到所述第一本地时间的步骤。它描述了其它可能的实施例的权利要求。点域1

25. 发明专利

JP5655806B2 同期装置及びフィールド機器有权
标题翻译：同步和现场设备
公开(公告)号：JP5655806B2
公开(公告)日：2015-01-21
申请号：JP2012068040
申请日：2012-03-23
申请人：横河電機株式会社
发明人：正巳和田 , 正巳和田
IPC分类号： H04L7/00
CPC分类号： G06F1/12 , G01F1/66 , G05B2219/1211 , G05B2219/13063 , G05B2219/25472

26. 发明专利

JP2014238670A 半導体回路装置、及び、電子装置有权
标题翻译：半导体电路设备和电子设备
公开(公告)号：JP2014238670A
公开(公告)日：2014-12-18
申请号：JP2013120176
申请日：2013-06-06
申请人：富士通株式会社 , Fujitsu Ltd
发明人： HIGETA MASAKI , HAYASAKA KAZUMI
IPC分类号： G06F3/00
CPC分类号： G06F1/12 , G01R31/3016 , G01R31/3172
摘要：【課題】資源の利用効率を改善した半導体回路装置、及び、電子装置を提供する。【解決手段】半導体回路装置であって、制御信号を出力する制御部と、前記制御部から出力される前記制御信号を前記半導体回路装置の外部に出力する出力部と、前記出力部から出力するトリガ信号の生成条件及び出力条件を保持する条件保持部と、前記制御部から出力される前記制御信号が前記生成条件を満たすと、前記トリガ信号を生成するトリガ信号生成部と、前記トリガ信号生成部で生成される前記トリガ信号に、前記出力条件に基づく遅延を与える遅延制御部と、前記制御部と前記出力部との間に設けられ、前記出力条件に基づき、前記制御部から出力される前記制御信号の代わりに、前記遅延制御部で遅延された前記トリガ信号を選択して前記出力部に出力する選択部とを含む。【選択図】図6
摘要翻译：要解决的问题：提供一种实现提高的资源利用效率的半导体电路装置和电子设备。解决方案：一种半导体电路装置，包括：输出控制信号的控制单元; 输出单元，其将从所述控制单元输出的控制信号输出到所述半导体电路装置的外部; 条件保持单元，其保持从所述输出单元输出的触发信号的生成条件和输出条件; 触发信号生成单元，如果从控制单元输出的控制信号满足生成条件，则生成触发信号; 延迟控制单元，其基于输出条件来延迟由触发信号生成单元生成的触发信号; 以及选择单元，设置在控制单元和输出单元之间，并且选择由延迟控制单元延迟的触发信号来代替从控制单元输出的控制信号，并将延迟的触发信号输出到输出单元产出条件的基础。

27. 发明专利

JP5636043B2 高密度、低ジッタの同期ＵＳＢ拡張有权
标题翻译：高密度，低抖动同步USB延长
公开(公告)号：JP5636043B2
公开(公告)日：2014-12-03
申请号：JP2012511095
申请日：2010-05-20
申请人：クロノロジックプロプライエタリーリミテッドChronologic Pty Ltd , クロノロジックプロプライエタリーリミテッドChronologic Pty Ltd
发明人：フォスター，ピーター・グラハム
IPC分类号： G06F13/38 , G06F13/42
CPC分类号： G06F13/423 , G06F1/08 , G06F1/12 , G06F11/3027 , G06F13/10 , G06F13/4022 , G06F13/4027 , G06F13/405 , G06F13/4282 , G06F2213/0042 , H04L7/04 , H04L7/08

28. 发明专利

JP2014525182A Multi-clock real-time counter 有权
公开(公告)号：JP2014525182A
公开(公告)日：2014-09-25
申请号：JP2014520293
申请日：2012-07-11
申请人：クアルコム,インコーポレイテッド
发明人：マシュー・リーヴァイ・セヴァーソン
IPC分类号： H03K23/40 , G06F1/06 , G06F1/14 , H03K23/00
CPC分类号： H03K23/66 , G06F1/12 , G06F1/14
摘要：共有リアルタイムカウンタは、高速クロック信号または低速クロック信号によって駆動されたときの高速クロック期間に基づいて、正確なカウンタ出力を供給するように構成される。組合せ論理回路は、カウンタへの高速クロック信号入力とカウンタへの低速クロック入力との間のグリッチフリー切替えを提供する。カウンタは常時接続で、高速クロックモードにいる間は高速クロックの周期ごとに高速クロック周期を表す適切な有理数のカウントずつ、低速クロックモードにいる間は低速クロック信号の周期ごとに高速クロック期間の適切な有理数ずつ、そのカウントを増加させる。

29. 发明专利

JP5571068B2 Method and apparatus for synchronization of the divider unit 有权
公开(公告)号：JP5571068B2
公开(公告)日：2014-08-13
申请号：JP2011507613
申请日：2009-04-29
申请人：クゥアルコム・インコーポレイテッドQualcomm Incorporated
发明人：サン、ボ , アニルッドハン、サンカラン , スリダラ、スリラムゴパル
IPC分类号： G06F1/08 , H03K5/00 , H03K17/22 , H03K17/28 , H03K21/38
CPC分类号： G06F1/12 , G06F1/3203 , G06F1/3287 , Y02D10/171
摘要： A method an apparatus for synchronizing phases of one or more divider units comprise powering on a master divider unit to provide a reference signal. A phase of a slave divider unit is synchronized to the reference signal from the master divider unit by providing a power on pulse at the slave divider unit, synchronizing the phase of the slave divider unit to the reference signal using a digitally controlled oscillator, and powering on the slave divider unit after a first predetermined delay period following a rising edge of the power on pulse. By synchronizing a slave divider unit to the reference signal from the master divider unit, any number of slave divider units may be powered on and in-phase with each other.

30. 发明专利

JP5549513B2 Transmission system, the slave transmission apparatus and clock synchronization method 有权
公开(公告)号：JP5549513B2
公开(公告)日：2014-07-16
申请号：JP2010224272
申请日：2010-10-01
申请人：富士通株式会社
发明人：宏吉田
IPC分类号： H04L7/00
CPC分类号： G06F1/12 , H04J3/0685

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式