专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

11. 发明专利

JP2009543292A A liquid crystal display having a field emission backlight 有权
公开(公告)号：JP2009543292A
公开(公告)日：2009-12-03
申请号：JP2009518089
申请日：2006-10-04
申请人：トムソンライセンシングThomson Licensing
发明人：ゴログ，イストヴァン , リット，ピーター，マイケル
IPC分类号： F21S2/00 , F21Y105/00 , G02F1/13357
CPC分类号： H01J63/04 , G02F1/133602 , G02F1/133621 , G02F2001/133625 , H01L21/4814
摘要： LCDディスプレイは、多数の異なるリン光体元素から多数の異なるカラーフィールドを生成するプログラマブルバックライト素子を有する。前記バックライト素子は低解像度FED素子であって良い。前記リン光体は、電子写真による選別プロセス、又は直接的静電選別プロセスによって適用される。前記FED素子は広範なリン光体をさらに含んで良い。

12. 发明专利

JP2017142983A 絶縁ブスバー、絶縁ブスバーの製造方法及び電子機器审中-公开
公开(公告)号：JP2017142983A
公开(公告)日：2017-08-17
申请号：JP2016023691
申请日：2016-02-10
申请人：富士電機株式会社
发明人：早瀬悠二
IPC分类号： H01B13/00 , H01B7/00
CPC分类号： H01L23/48 , H01L21/4814 , H02G5/005
摘要：【課題】絶縁ブスバーの耐電圧性能を向上する。【解決手段】絶縁ブスバー1は、板状の導体2,3と、導体2,3を覆う絶縁膜4a,4b,5a,5bとを有する。さらに、絶縁ブスバー1は、導体2,3と接触するように絶縁膜4a,4b,5a,5bの内側の面に形成され、導体2,3の端部2c,2d,3c,3dと絶縁膜4a,4b,5a,5bとの間の空隙7a,7b,8a,8bを覆う導電性膜9a〜9d,10a〜10dを有する。【選択図】図1

13. 发明专利

JP5959991B2 タングステン膜の成膜方法有权
标题翻译：形成钨膜的方法
公开(公告)号：JP5959991B2
公开(公告)日：2016-08-02
申请号：JP2012183934
申请日：2012-08-23
申请人：東京エレクトロン株式会社
发明人：佐藤耕一
IPC分类号： H01L21/285 , H01L21/3205 , H01L21/768 , H01L23/532 , C23C16/14
CPC分类号： H01L21/4814 , H01L21/28556 , H01L21/28562 , H01L21/76876 , H01L21/76877 , H01L2221/1089

14. 发明专利

JP2013213274A Tungsten film forming method 有权
标题翻译： TUNGSTEN膜形成方法
公开(公告)号：JP2013213274A
公开(公告)日：2013-10-17
申请号：JP2012183934
申请日：2012-08-23
申请人： Tokyo Electron Ltd , 東京エレクトロン株式会社
发明人： SATO KOICHI
IPC分类号： C23C16/14 , H01L21/285 , H01L21/3205 , H01L21/768 , H01L23/532
CPC分类号： H01L21/4814 , H01L21/28556 , H01L21/28562 , H01L21/76876 , H01L21/76877 , H01L2221/1089
摘要： PROBLEM TO BE SOLVED: To form a low-resistance tungsten film without deteriorating adhesion with an underlying film or electrical characteristics.SOLUTION: When forming a tungsten film on a surface of a substrate while heating the substrate in a depressurized atmosphere, an initial tungsten film is formed on the surface of the substrate by alternately repeating the supply of a WFgas which is tungsten raw material and the supply of a Hgas which is a reducing gas, while conducting purge therebetween, a gas containing a material for nucleation is adsorbed onto a surface of the initial tungsten film, the WFgas which is the tungsten raw material and the Hgas which is the reducing gas are supplied, and a crystallinity blocking tungsten film for blocking crystallinity of the initial tungsten film is formed. Thereafter, after elevating a pressure inside a process container, a flow rate of the WFgas is increased, the WFgas and the Hgas are supplied, and a main tungsten film is formed.
摘要翻译：要解决的问题：形成低电阻钨膜，而不会劣化与下面的膜的粘合性或电特性。解决方案：在减压气氛中加热衬底的同时在衬底的表面上形成钨膜时，初始钨膜通过交替地重复供给作为钨原料的WF气体和供给作为还原气体的H气，同时在其间进行吹扫而形成在基板的表面上，含有成核材料的气体被吸附到表面的原始钨膜，作为钨原料的WF气体和作为还原气体的H气体被供给，并且形成用于阻挡初始钨膜的结晶性的结晶性阻挡钨膜。此后，在处理容器内升压后，WF气体的流量增加，供给WF气体和H气，形成主钨膜。

15. 发明专利

JP5202714B1 A method of forming a metal wiring by the transfer substrate and the transfer substrate for forming a metal line 有权
标题翻译：空值
公开(公告)号：JP5202714B1
公开(公告)日：2013-06-05
申请号：JP2011252138
申请日：2011-11-18
申请人：田中貴金属工業株式会社
发明人：俊典小柏 , 昌昭栗田 , 尚西森 , 幸男兼平
IPC分类号： H01L21/60 , H01L23/12 , H05K1/09 , H05K3/20
CPC分类号： H01L21/4814 , B22F7/08 , B23K35/007 , B23K35/0244 , B23K35/025 , B23K35/3006 , B23K35/3013 , B23K35/322 , B23K2035/008 , B23K2201/40 , B32B15/018 , C22C5/02 , C22C5/04 , C23C18/165 , C25D7/00 , H01L21/71 , H01L24/03 , H01L24/05 , H01L24/11 , H01L24/13 , H01L24/94 , H01L2224/03003 , H01L2224/031 , H01L2224/0312 , H01L2224/03334 , H01L2224/0401 , H01L2224/0508 , H01L2224/05082 , H01L2224/05083 , H01L2224/05139 , H01L2224/05144 , H01L2224/05166 , H01L2224/05169 , H01L2224/05639 , H01L2224/05644 , H01L2224/05647 , H01L2224/05655 , H01L2224/05664 , H01L2224/05666 , H01L2224/05669 , H01L2224/0567 , H01L2224/05671 , H01L2224/05673 , H01L2224/05676 , H01L2224/05678 , H01L2224/05681 , H01L2224/05684 , H01L2224/11003 , H01L2224/111 , H01L2224/1112 , H01L2224/11334 , H01L2224/11505 , H01L2224/13082 , H01L2224/13083 , H01L2224/13139 , H01L2224/13144 , H01L2224/13147 , H01L2224/13155 , H01L2224/13164 , H01L2224/13166 , H01L2224/13169 , H01L2224/1317 , H01L2224/13171 , H01L2224/13173 , H01L2224/13176 , H01L2224/13178 , H01L2224/13181 , H01L2224/13184 , H01L2224/94 , H01L2924/01006 , H01L2924/01024 , H01L2924/01029 , H01L2924/01033 , H01L2924/0104 , H01L2924/01044 , H01L2924/01045 , H01L2924/01047 , H01L2924/01073 , H01L2924/01074 , H01L2924/01077 , H01L2924/01078 , H01L2924/01079 , H01L2924/1461 , H01L2924/15788 , H01L2924/181 , Y10T428/12056 , H01L2224/11 , H01L2924/00014 , H01L2924/00 , H01L2924/01046 , H01L2924/00012
摘要：【課題】転写法により被転写物に金属配線を形成するための転写用基板であって、被転写物側の加熱温度を低くすることのできるもの、及び、金属配線の形成方法を提供する【解決手段】本発明は、基板と、前記基板上に形成された少なくとも一つの金属配線素材と、前記金属配線素材の表面上に形成された少なくとも１層の被覆層と、前記基板と前記金属配線素材との間に形成された下地金属膜と、からなり、前記金属配線素材を被転写物に転写させるための転写用基板であって、前記金属配線素材は、純度９９．９重量％以上、平均粒径０．０１μｍ〜１．０μｍである金粉等の金属粉末を焼結してなる成形体であり、前記被覆層は、金等の所定の金属又は合金であって、前記金属配線素材と相違する組成の金属又は合金からなり、かつ、その合計厚さは１μｍ以下であり、前記下地金属膜は、金等の所定の金属又合金からなる転写用基板である。
【選択図】図１
摘要翻译：一种用于将金属布线材料转印到包括基底的转印靶上的转印衬底，形成在基底上的至少一种金属布线材料，形成在金属布线材料的表面上的至少一层涂层，基板和金属布线材料，其中金属布线材料是通过烧结纯度为99.9重量％以上和平均粒径为0.01μm至1.0μm的金粉末等金属粉末形成的压块，以及涂层层是具有与金属布线材料的组成不同的金或合金的预定金属，其总厚度为1μm以下，金属底膜由金或合金等规定金属构成。转印基板可以降低转印目标侧的加热温度。

16. 发明专利

JP5117492B2 A liquid crystal display having a field emission backlight 有权
公开(公告)号：JP5117492B2
公开(公告)日：2013-01-16
申请号：JP2009518089
申请日：2006-10-04
申请人：トムソンライセンシングThomson Licensing
发明人：ゴログ，イストヴァン , リット，ピーター，マイケル
IPC分类号： F21S2/00 , F21Y105/00 , G02F1/13357
CPC分类号： H01J63/04 , G02F1/133602 , G02F1/133621 , G02F2001/133625 , H01L21/4814

18. 发明专利

JP2007134458A Manufacturing method of wiring board and manufacturing method of semiconductor device 有权
标题翻译：接线板的制造方法和半导体器件的制造方法
公开(公告)号：JP2007134458A
公开(公告)日：2007-05-31
申请号：JP2005325090
申请日：2005-11-09
申请人： Shinko Electric Ind Co Ltd , 新光電気工業株式会社
发明人： OI ATSUSHI
IPC分类号： H01L21/60
CPC分类号： H01L21/4857 , H01L21/4814 , H01L21/4846 , H01L24/16 , H01L2224/13099 , H01L2224/16 , H01L2924/01005 , H01L2924/01006 , H01L2924/01015 , H01L2924/01019 , H01L2924/01029 , H01L2924/01033 , H01L2924/01074 , H01L2924/01078 , H01L2924/01079 , H01L2924/014 , H05K3/243 , H05K3/28 , H05K3/4007 , H05K3/4644 , H05K2201/0367 , H05K2203/0361 , H05K2203/054
摘要： PROBLEM TO BE SOLVED: To provide a wiring circuit board ensuring reliability of mounting and enabling loading of semiconductor chips with fine connecting pitches, and also to provide a semiconductor device ensuring reliability of mounting and loading semiconductor chips to the wiring circuit board with fine connecting pitches. SOLUTION: A manufacturing method of a wiring circuit board for mounting semiconductor chips including connecting points connected to semiconductor chips and pattern wires connected to the semiconductor chips via connecting points. The method comprises a power feeding layer forming step to form a power feeding layer in view of forming connecting points with an electrolytic plating method, a masking step to form a mask pattern on the power feeding layer, an etching step for etching the power feeding layer exposed from the mask pattern, and an electrolytic plating step to form the connecting points with the electrolytic plating method on the pattern wires exposed from the mask pattern. COPYRIGHT: (C)2007,JPO&INPIT
摘要翻译：要解决的问题：提供一种布线电路板，其确保安装的可靠性并且能够以精细的连接间距加载半导体芯片，并且还提供确保将半导体芯片安装和加载到布线电路板的可靠性的半导体器件，精细连接节距。解决方案：一种用于安装半导体芯片的布线电路板的制造方法，包括通过连接点连接到半导体芯片的连接点和连接到半导体芯片的图案线。该方法包括供电层形成步骤，以形成电镀层的方式，以电解镀覆方法形成连接点，在供电层上形成掩模图案的掩模步骤，用于蚀刻供电层的蚀刻步骤从掩模图案露出的电解电镀步骤，以及从掩模图案露出的图案布线上以电解电镀法形成连接点。版权所有（C）2007，JPO＆INPIT

20. 发明专利

JP2016096344A 低EMI回路のためのパッケージ構成审中-公开
标题翻译：低EMI电路的封装配置
公开(公告)号：JP2016096344A
公开(公告)日：2016-05-26
申请号：JP2015234373
申请日：2015-12-01
申请人：トランスフォームインコーポレーテッド
发明人：ウー,イーフェン
IPC分类号： H01L25/18 , H01L25/07 , H01L21/338 , H01L29/812 , H01L21/337 , H01L29/808 , H01L29/778 , H01L27/095 , H02M1/00 , H01L25/10
CPC分类号： H01L21/4803 , H01L21/4814 , H01L21/4871 , H01L21/77 , H01L23/057 , H01L23/36 , H01L25/115 , H01L27/0248 , H01L2224/48091 , H01L2924/13055 , H01L2924/13091 , H01L2924/30107
摘要：【課題】トランジスタを用いた高電圧スイッチング回路においてドレイン電極とグラウンドとの間のキャパシタンスによる損失、電磁干渉を緩和した低EMI回路のためのパッケージ構成を提供する。【解決手段】電子部品は、パッケージ内に収容された高電圧スイッチングトランジスタを備える。トランジスタは、全てがトランジスタの第1の側に設けられたソース電極40と、ゲート電極41と、ドレイン電極42とを備える。ソース電極40は、パッケージの導電性の構造部分23に電気的に接続されている。上述のトランジスタを第2のトランジスタと共に用いて、アセンブリを形成することができ、ここで、一方のトランジスタのソースは、トランジスタを収容するパッケージの導電性の構造部分に電気的に接続することができる。第2のトランジスタのドレインは、第2のトランジスタを収容するパッケージの第2の導電性の構造部分に電気的に接続される。【選択図】図6
摘要翻译：要解决的问题：提供一种低EMI电路的封装结构，由于在使用晶体管的高电压开关电路中的漏极和地之间的电容而导致的减轻的损耗和电磁干扰。解决方案：电子部件包括高电压开关晶体管放置在封装中。晶体管包括全部设置在晶体管的第一侧上的源电极40，栅电极41和漏电极42。源电极40与封装的导电结构部分23电连接。上述晶体管可以与第二晶体管一起使用以形成组件，其中一个晶体管的源极可以电连接到容纳晶体管的封装的导电结构部分。第二晶体管的漏极电连接到容纳第二晶体管的封装的第二导电结构部分。图6

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式