专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

91. 发明专利

JP5737922B2 半導体デバイスの製造方法有权
公开(公告)号：JP5737922B2
公开(公告)日：2015-06-17
申请号：JP2010278137
申请日：2010-12-14
申请人：ピーエスフォールクスコエスエイアールエル , PS4 Luxco S.a.r.l.
发明人：杉村崇 , 柳真路
IPC分类号： G03F9/00 , H01L21/8242 , H01L27/108 , H01L21/3065 , H01L21/66 , H01L21/027
CPC分类号： H01L22/12 , H01L21/31144 , H01L21/32139 , H01L21/76816 , H01L22/20 , H01L23/544 , H01L27/10882 , H01L27/10894 , H01L21/76804 , H01L2223/5442 , H01L2223/54426 , H01L2223/54453 , H01L27/0207 , H01L2924/0002

93. 发明专利

JP2015099885A 半導体装置および半導体装置の製造方法有权
标题翻译：半导体器件及制造半导体器件的方法
公开(公告)号：JP2015099885A
公开(公告)日：2015-05-28
申请号：JP2013240096
申请日：2013-11-20
申请人：ローム株式会社
发明人：柳澤あづさ
IPC分类号： H01L25/07 , H01L25/18 , H01L23/00 , H01L21/60 , H01L25/065
CPC分类号： H01L21/308 , H01L21/76898 , H01L21/78 , H01L23/481 , H01L23/544 , H01L24/80 , H01L24/92 , H01L24/94 , H01L25/0657 , H01L25/0756 , H01L2223/54426 , H01L2223/54453 , H01L2223/5446 , H01L2224/08147 , H01L2224/1148 , H01L2224/13014 , H01L2224/13023 , H01L2224/13025 , H01L2224/13111 , H01L2224/13147 , H01L2224/14181 , H01L2224/16145 , H01L2224/17181 , H01L2224/2919 , H01L2224/33181 , H01L2224/73104 , H01L2224/73204 , H01L2224/80895 , H01L2224/80896 , H01L2224/81129 , H01L2224/8113 , H01L2224/81193 , H01L2224/81203 , H01L2224/81801 , H01L2224/83193 , H01L2224/83203 , H01L2224/83862 , H01L2224/9202 , H01L2224/9211 , H01L2224/94 , H01L24/11 , H01L24/16 , H01L24/29 , H01L24/32 , H01L24/73 , H01L24/81 , H01L24/83 , H01L2924/13091 , H01L2924/15788
摘要：【課題】複数の半導体チップを積み重ねた構造を有する半導体装置において、正確な位置に貫通電極を形成できる半導体装置およびその製造方法を提供すること。【解決手段】第1半導体チップ20aの表面に互いの表面が対向するように配置された第2半導体チップ20bを備える半導体装置1であって、第2半導体チップ20bは、第2半導体チップ20bの表面に形成された配線層11bと、配線層11bに形成されたトップメタル16と、配線層11bに形成されたアライメント用メタル13と、アライメント用メタル13よりも上層の位置でアライメント用メタル13を覆うように形成されたアライメント用トップメタル14とを含む、半導体装置を製造する。【選択図】図2B
摘要翻译：要解决的问题：提供一种半导体器件，其具有堆叠多个半导体芯片的结构，并且可以在适当的位置形成通孔; 及其制造方法。解决方案：半导体器件1包括布置在第一半导体芯片20a的表面上以使表面彼此面对的第二半导体芯片20b。第二半导体芯片20b包括：形成在第二半导体芯片20b的表面上的布线层11b; 形成在布线层11b中的顶部金属16; 形成在布线层11b中的对准金属13; 以及对准顶部金属14，其形成为在比对准金属13更高层的位置处覆盖对准金属13。

94. 发明专利

JP2015097221A 加工方法有权
标题翻译：处理方法
公开(公告)号：JP2015097221A
公开(公告)日：2015-05-21
申请号：JP2013236374
申请日：2013-11-15
申请人：株式会社ディスコ
发明人：フランクウェイ , 森數洋司 , 服部奈緒
IPC分类号： H01L21/304
CPC分类号： H01L21/6835 , H01L21/6836 , H01L23/544 , H01L2221/68327 , H01L2221/6834 , H01L2221/68381 , H01L2223/54493 , H01L2224/11 , H01L2924/0002
摘要：【課題】加工対象面の高さ位置のばらつきを抑制し、糊や接着剤の残存を防ぐことができる加工方法を提供する。【解決手段】被加工物(11)のデバイス領域(13)に設けられた凸部(21)を収容する凹部(31c)を表面(31a)側に有した支持プレート(31)を準備する支持プレート準備ステップと、支持プレートの凹部と被加工物の該デバイス領域とを対応させるように被加工物を支持プレート上に載置する位置決めステップと、支持プレート上に載置された被加工物の外周余剰領域(15)にレーザービーム(41)を照射して被加工物が支持プレートに溶着した溶着領域(45)を形成し、被加工物を支持プレート上に固定する結合ステップと、結合ステップを実施した後、被加工物に加工を施す加工ステップと、を備える構成とした。【選択図】図4
摘要翻译：要解决的问题：提供一种能够防止加工对象物表面的高度位置变化并防止糊剂或粘合剂残留的加工方法。解决方案：该加工方法包括：制备步骤支撑板（31）包括在前表面（31a）侧的用于容纳设置在工件（11）的装置区域（13）中的突起（21）的凹部（31c）; 定位步骤，以使所述支撑板的所述凹部对应于所述工件的所述装置区域的方式将所述工件安装在所述支撑板上; 通过用激光束（41）照射安装在支撑板上的工件的外周边缘区域（15），形成沉积区域（45）的结合步骤，其中工件沉积到支撑板上，并且固定工件在支撑板上; 以及在实施接合步骤之后对工件进行处理的处理步骤。

95. 发明专利

JP2015079848A 表示装置駆動用半導体集積回路装置审中-公开
标题翻译：用于驱动显示装置的半导体集成电路装置
公开(公告)号：JP2015079848A
公开(公告)日：2015-04-23
申请号：JP2013215982
申请日：2013-10-17
申请人：シナプティクス・ディスプレイ・デバイス株式会社
发明人：熊谷裕弘 , 纐纈政巳
IPC分类号： H01L21/768 , H01L23/522 , H01L21/822 , H01L27/04 , H01L23/00 , H01L21/82 , H01L21/3205
CPC分类号： H01L23/544 , H01L23/5226 , H01L24/05 , H01L2223/54406 , H01L2223/5442 , H01L2223/54426 , H01L2223/54433 , H01L2223/54473 , H01L23/60 , H01L2924/0002
摘要：【課題】液晶表示装置用のドライバICチップを配線フィルム上に実装するには、配線フィルム上の配線とドライバチップ上の金バンプ電極間にACFを介在させる。この際、ドライバチップ上の位置合わせマークを光学的に観測して、高精度で位置合わせして、配線フィルム上のACFに貼り付ける必要がある。そこで、前記マークの視認性を確保するため、位置合わせマーク配置領域には、実パターンを設けず、ダミーパターンを設けることが一般に行われている。しかし、このようなやり方では、ドライバチップ上に、回路モジュールをレイアウトする際の自由度が大幅に低下する恐れがあることが明らかとなった。【解決手段】本願発明は、LCD等の表示装置駆動ICチップにおいて、その主面の位置合わせマーク配置領域に位置合わせマークを配置し、下層にダミーパターンを配置するとともに、更にその下層に、実パターンを配置したものである。【選択図】図3
摘要翻译：要解决的问题为了解决以下问题：为了在配线膜上安装用于液晶显示装置的驱动器IC芯片，ACF插在布线膜上的布线和驱动器上的金凸块电极之间芯片; 在这种情况下，驱动芯片上的对准标记需要被光学观察以高精度地对准并粘附到布线膜上的ACF上; 因此，为了确保标记的可视性，通常在对准标记布置区域中提供虚拟图案，而不是提供实际图案; 然而，以这种方式，已经证明布线电路模块的自由度可能会显着降低。解决方案：在用于驱动诸如本发明的LCD的显示装置的IC芯片中，对准标记布置在IC芯片的主表面上的对准标记布置区域中; 在下层布置虚拟图案; 并且在更下层布置实际图案。

96. 发明专利

JP2015070160A 半導体デバイスおよび製造方法、並びに電子機器有权
标题翻译：半导体器件和制造方法以及电子设备
公开(公告)号：JP2015070160A
公开(公告)日：2015-04-13
申请号：JP2013204319
申请日：2013-09-30
申请人：ソニー株式会社
发明人：本多孝好
IPC分类号： H01L21/027 , H01L21/02
CPC分类号： H01L23/544 , H01L22/12 , H01L27/14605 , H01L27/14612 , H01L27/14632 , H01L27/14638 , H01L27/1464 , H01L27/14643 , H01L27/14687 , H01L27/14689 , H01L2223/5442 , H01L2223/54426 , H01L2223/54453 , H01L2924/0002
摘要：【課題】積層型の構造を高精度に製造する。【解決手段】固体撮像素子は、フォトダイオードが形成される半導体基板と、半導体基板のフォトダイオードに対して積層される転送トランジスタが形成され、半導体基板に対して結晶軸の揃った結晶層を成長させることで形成されるエピタキシャル層とを備える。そして、エピタキシャル層を形成する工程の前後における相対的な調整を行うための重ね合わせ測定に用いる重ね合わせ測定マークの端部に形成される凹角部が、重ね合わせ測定マークを検出するための検出領域から所定距離で離間するように形成される。本技術は、例えば、積層型の構造をした様々な半導体デバイスに適用できる。【選択図】図2
摘要翻译：要解决的问题：制造高精度的多层结构。固态图像传感器包括：形成有光电二极管的半导体基板; 以及外延层，其中形成半导体衬底上的用于光电二极管的转移晶体管，并且通过生长具有与半导体衬底对准的晶轴的晶体层而形成。形成在用于在用于形成外延层的步骤之前和之后进行相对调整的叠加测量中使用的叠加测量标记的端部处的凹角形成为与用于检测叠加测量标记的检测区域分离预定距离。该技术适用于具有多层结构的各种半导体器件。

97. 发明专利

JPWO2013069093A1 部品内蔵基板の製造方法及びこの方法を用いて製造した部品内蔵基板有权
标题翻译：的制造方法和所述的元器件内置基板的方法制造元器件内置基板
公开(公告)号：JPWO2013069093A1
公开(公告)日：2015-04-02
申请号：JP2013542735
申请日：2011-11-08
申请人：株式会社メイコー
发明人：圭男今村 , 圭男今村
IPC分类号： H05K3/46 , H05K3/00
CPC分类号： H05K13/0469 , H01L21/4846 , H01L21/568 , H01L23/145 , H01L23/49827 , H01L23/5389 , H01L23/544 , H01L24/19 , H01L24/24 , H01L24/27 , H01L24/29 , H01L24/32 , H01L24/82 , H01L24/83 , H01L24/92 , H01L2223/54426 , H01L2223/54486 , H01L2224/04105 , H01L2224/2741 , H01L2224/27436 , H01L2224/2919 , H01L2224/2929 , H01L2224/29387 , H01L2224/32245 , H01L2224/82039 , H01L2224/82132 , H01L2224/83005 , H01L2224/83132 , H01L2224/8314 , H01L2224/83192 , H01L2224/92144 , H01L2924/14 , H05K1/184 , H05K1/188 , H05K3/007 , H05K3/4602 , H05K2201/09918 , H05K2203/1469 , H05K2203/167 , Y10T29/49135
摘要：金属層(4)上にメインマーク(A,B)及び電子部品(14)の端子(20)と相対すべき円環状の座(60)を形成し、ついで、メインマーク(A,B)を基準にして電子部品(14)を搭載予定領域(S)に位置決めして接着層(18)を介して搭載した後、電子部品(14)及びメインマーク(A,B)を絶縁基板(34)内に埋設し、その後、金属層(4)の一部を除去し、メインマーク(A,B)及び座(60)をそれぞれ露出させる第1及び第2のウィンドウ(W1,W2)を形成し、露出したメインマーク(A,B)を基準にして座(60)の中央貫通孔(62)内の接着層(18)にレーザーを照射し、端子(20)まで到達するレーザービアホール(46)を形成し、このレーザービアホール(46)に銅を充填して形成した導通ビア(47)を介して端子(20)と電気的に接続された金属層(4)を配線パターン(50)に形成する。
摘要翻译：上（A，B）并形成电子部件的环形座可相对于所述端子（20）（14）（60），则主标记（A，B）的金属层（4）主标志通过粘接剂层安装之后（18）被定位成，其中（S）基于所述电子部件（14）和主标记（A，B）在绝缘基板上的电子部件（14）的安装区域（34）嵌入，然后去除金属层（4）的一部分，以形成主标记（A，B）和座位第一和第二窗口（60）分别露出（W1，W2），露出的主标记（A，B）照射激光在粘接层（18）的中央通孔在所述座（60）相对于所述终端（20）的通孔到达激光器（62），（46）它被形成，并通过一导电成形通孔（46）电连接的铜激光经由通过填充（47）和一个终端（20）与金属层（4）形成于布线图案（50）到。

98. 发明专利

JP2015057844A 配線形成用治具审中-公开
标题翻译：接线成型
公开(公告)号：JP2015057844A
公开(公告)日：2015-03-26
申请号：JP2014224966
申请日：2014-11-05
申请人：東京エレクトロン株式会社 , Tokyo Electron Ltd
发明人： IWAZU HARUO , MATSUMOTO TOSHIYUKI
IPC分类号： H01L21/3205 , H01L21/768 , H01L21/82 , H01L21/822 , H01L23/522 , H01L25/065 , H01L25/07 , H01L25/18 , H01L27/00 , H01L27/04 , H01L27/10
CPC分类号： H01L24/25 , H01L21/2885 , H01L21/6835 , H01L21/76838 , H01L21/76892 , H01L21/76898 , H01L23/481 , H01L23/525 , H01L23/544 , H01L24/19 , H01L24/82 , H01L25/0657 , H01L27/0688 , H01L2221/68327 , H01L2221/6834 , H01L2221/68381 , H01L2223/5444 , H01L2223/5448 , H01L2924/15788 , Y10T29/532 , H01L2924/00
摘要：【課題】複数の半導体チップを積層した半導体装置において、半導体チップを適切に選択する。【解決手段】ウェハ10の裏面10b上に配線を形成するためのテンプレート230は、ウェハ10に対向する面を有する基体231と、基体231の表面に配設され、基体231の表面に露出する貫通電極210、211に対向する位置にそれぞれ配置される電極232、233と、を有する。電極232、233は、それぞれ極性を切り替え可能である。【選択図】図16
摘要翻译：要解决的问题：在半导体器件中正确选择半导体芯片，其中堆叠多个半导体芯片。解决方案：用于在晶片10的背面10b上形成布线的模板230包括：衬底231，其具有面向晶片10和电极232和233，其分别布置在基板231的表面上并分别布置在暴露在基板231的表面上的电极210和211的表面。电极232和233分别使极性切换。

100. 发明专利

JPWO2013021847A1 半導体装置の製造方法、半導体装置及び配線形成用治具有权
标题翻译：一种制造半导体器件，半导体器件和布线形成夹具的方法
公开(公告)号：JPWO2013021847A1
公开(公告)日：2015-03-05
申请号：JP2013527964
申请日：2012-07-30
申请人：東京エレクトロン株式会社
发明人：春生岩津 , 春生岩津 , 松本　俊行 , 松本　　俊行
IPC分类号： H01L27/10 , H01L21/3205 , H01L21/768 , H01L23/522 , H01L25/065 , H01L25/07 , H01L25/18
CPC分类号： H01L24/25 , H01L21/2885 , H01L21/6835 , H01L21/76838 , H01L21/76892 , H01L21/76898 , H01L23/481 , H01L23/525 , H01L23/544 , H01L24/19 , H01L24/82 , H01L25/0657 , H01L27/0688 , H01L2221/68327 , H01L2221/6834 , H01L2221/68381 , H01L2223/5444 , H01L2223/5448 , H01L2924/15788 , Y10T29/532 , H01L2924/00
摘要：半導体装置の製造方法は、基板を厚み方向に貫通する一対の貫通電極と、基板を厚み方向に延伸して基板の一の面につながる一対の垂直方向の電極とを形成し、基板上のデバイス層に、前記一対の垂直方向の電極を接続する共有配線を形成する第1の工程と、前記一対の貫通電極のうちの一の貫通電極と、前記一対の垂直方向の電極のうちの一の垂直方向の電極とを接続する接続配線を形成する第2の工程と、前記デバイス層が形成された基板を積層し、一の基板の前記貫通電極と、当該一の基板に対向して積層される他の基板の前記一対の貫通電極において前記接続配線が接続されていない貫通電極とを接続する第3の工程と、を有する。
摘要翻译：制造半导体器件的方法包括通过在厚度方向上领先于基板的一个表面上，该装置在基板上拉伸形成一对贯通电极贯通厚度方向的基底，和一对垂直电极的基片的该层包括形成连接所述一对垂直电极的共价布线的第一步骤，和一个通过一对贯通电极，所述一对垂直电极中的一个的电极形成用于连接垂直电极的连接布线的第二步骤中，在基板上，其中器件层通过层压形成的，被堆叠以面对一方的基板的贯通电极，所述一个的所述衬底并通过另一基板的电极在一对连接线的第三步骤以连接贯通电极未连接的是，。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式