专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

EP2465201A1 ADC WITH ENHANCED AND/OR ADJUSTABLE ACCURACY 审中-公开
标题翻译：具有增强和/或精度可调模拟数字转换器
公开(公告)号：EP2465201A1
公开(公告)日：2012-06-20
申请号：EP10763426.3
申请日：2010-08-09
申请人： Arctic Silicon Devices As
发明人： MOLDSVOR, Oystein
IPC分类号： H03M1/12
CPC分类号： H03M1/0845 , H03M1/0643 , H03M1/0656 , H03M1/12 , H03M1/1255
摘要： An analog-to-digital-converter includes an input signal connector, an output signal port, two or more sub- ADCs, and a digital signal processing block. The result from each sub-ADC is used by the digital signal processing block to output data with increased performance.

2. 发明公开

EP2267901A1 Verfahren und Vorrichtung zur Umsetzung eines analogen Signals 审中-公开
标题翻译： Verfahren und Vorrichtung zur Umsetzung eines analogen信号
公开(公告)号：EP2267901A1
公开(公告)日：2010-12-29
申请号：EP09163249.7
申请日：2009-06-19
申请人： Siemens Aktiengesellschaft
发明人： Wagner, Roman
IPC分类号： H03M1/08 , H03M1/06 , H03L1/00
CPC分类号： H03M1/0845 , H03L7/18 , H03M1/0614
摘要： Die Erfindung betrifft ein Verfahren zur Umsetzung eines analogen Signals in ein digitales Signal, wobei das analoge Signal über einen Eingang (3) eines Analog/Digital-Wandlers (2) abgetastet wird, und das abgetastete Signal in das digitale Signal umgesetzt wird, wobei mit einer Taktfrequenz eine Umsetzungszeit bestimmt wird, wobei die Taktfrequenz an eine Störfrequenz eines dem analogen Signal überlagerten Störsignals angepasst wird, und die angepasste Taktfrequenz zur Folge hat, dass die Umsetzungszeit derart angepasst wird, dass bei der Wandlung das Störsignal unterdrückt wird.
摘要翻译：该方法涉及通过模拟或数字转换器（2）的入口（3）扫描模拟信号，其中扫描信号被转换成数字信号。转换时间由时钟频率决定。时钟频率适应于覆盖模拟信号的干扰信号的干扰频率，并具有适应的时钟频率。转换时间被调整为在变换期间禁用干扰信号。还包括用于将模拟信号转换为数字信号的装置的独立权利要求。

3. 发明公开

EP0587207A3 Interfacing between analog and digital circuits 失效
标题翻译：模拟和数字电路之间接口。
公开(公告)号：EP0587207A3
公开(公告)日：1994-12-07
申请号：EP93202275.9
申请日：1993-08-02
申请人： DELCO ELECTRONICS CORPORATION
发明人： Lippmann, Raymond , Schnars, Michael John , Nelson, James Edward , Chintyan, James Robert , Hansen, Mark Charles , Honnigford, Edward Herbert
IPC分类号： H03M1/00 , G06J1/00 , H03M1/06 , H03M1/18 , G01D3/04
CPC分类号： H03M1/0619 , G06J1/00 , H03M1/0845 , H03M1/12 , H03M1/66
摘要： A circuit comprises interface circuitry (30) between analogue and digital circuitry (22,36). A multiple reference circuit (16) provides a variety of reference voltage signals. The multiple reference circuit (16) is coupled to a selection circuit (18) which selectively couples one of the reference voltage signals to a first reference input (26) of the interface circuitry (30) and selectively couples another of the reference voltage signals to a second reference input (28) of the interface circuitry (30), whereby the first and second reference inputs may be selectively coupled to the reference voltages and the circuit maintains a ratiometric relationship between the digital and analogue circuitry (22,36).

4. 发明公开

EP2202886A1 Control apparatus for a load supply device 有权转让
标题翻译： RegelvorrichtungfürLastspeisungsgerät
公开(公告)号：EP2202886A1
公开(公告)日：2010-06-30
申请号：EP09180404.7
申请日：2009-12-22
申请人： STMicroelectronics Srl
发明人： Maiocchi, Giuseppe
IPC分类号： H03M1/08 , H03F3/217 , H03M1/82 , H03M3/02 , G06F1/025 , G05F3/16
CPC分类号： H03M1/0845 , H03M1/822 , H03M3/324 , H03M3/506
摘要： A control apparatus for a supply device (5) of a load (2), the supply device is of switching type and is connected between a supply voltage (Vdd) and a reference voltage (GND). The apparatus comprises a sigma-delta device (10) having an input terminal at which is present a first digital signal (SDin), and being capable of providing a pulse-density modulation signal (Sdout) at the output terminal; the sigma-delta device comprises a feedback circuit (11) capable of sending to the input terminal (IN) of the sigma-delta device (10) a second digital signal (SDfb) whose value depends on the value of the output signal (SDout), and the apparatus comprises means (20) capable of digitalizing said supply voltage and of providing a further digital signal (Sg). The feedback circuit (16) comprises a terminal (Ext) capable of receiving the further digital signal (Sg), and the sigma-delta device has a gain (G) such that the output digital signal (Sdout) is proportional to the inverse of said further digital signal (Sg). ( Fig. 2 )
摘要翻译：一种用于负载（2）的供给装置（5）的控制装置，所述供给装置是开关型的，并且连接在电源电压（Vdd）和参考电压（GND）之间。该装置包括具有输入端的Σ-Δ装置（10），在该输入端处存在第一数字信号（SDin），并且能够在输出端提供脉冲密度调制信号（Sdout）; Σ-Δ装置包括能够向Σ-Δ装置（10）的输入端（IN）发送第二数字信号（SDfb）的反馈电路（11），其值取决于输出信号的值（SDout ），并且该装置包括能够对所述电源电压进行数字化并提供另外的数字信号（Sg）的装置（20）。反馈电路（16）包括能够接收另外的数字信号（Sg）的终端（Ext），并且Σ-Δ装置具有增益（G），使得输出数字信号（Sdout）与所述另外的数字信号（Sg）。（图2）

5. 发明公开

EP0460651A3 D/A converter 失效
标题翻译： D / A转换器
公开(公告)号：EP0460651A3
公开(公告)日：1993-07-07
申请号：EP91109207.0
申请日：1991-06-05
申请人： KABUSHIKI KAISHA TOSHIBA , TOSHIBA MICRO-ELECTRONICS CORPORATION
发明人： Matsuo, Kenji, c/o Intellectual Prop. Division , Noine, Yasukazu, c/o Intellectual Prop. Division , Kasai, Kazuhiko, c/o Intellectual Prop. Division
IPC分类号： H03M1/06 , H03M1/66
CPC分类号： H03M1/0845 , H03M1/742
摘要： This invention is a D/A converter including a preset current source (11), first and second differential switches (12, 13) for selectively deriving an output current of the preset current source in response to complementary signals supplied to control electrodes thereof, and an imaginary short circuit (41) for connecting output portions of current paths of the switches to each other. Variation in the voltage at the time of switching operation of the differential switch can be suppressed by use of the imaginary short circuit with the above construction, thus making it possible to enhance the operation speed.
摘要翻译：本发明是一种D / A转换器，它包括：一个预置电流源（11）;第一和第二差动开关（12,13），用于根据提供给控制电极的互补信号有选择地导出预置电流源的输出电流;以及虚拟短路（41），用于将开关的电流路径的输出部分彼此连接。通过使用上述结构的假想短路，能够抑制差动开关的切换动作时的电压变动，能够提高动作速度。

6. 发明公开

EP0460651A2 D/A converter 失效
标题翻译：数字Analogwandler。
公开(公告)号：EP0460651A2
公开(公告)日：1991-12-11
申请号：EP91109207.0
申请日：1991-06-05
申请人： KABUSHIKI KAISHA TOSHIBA , TOSHIBA MICRO-ELECTRONICS CORPORATION
发明人： Matsuo, Kenji, c/o Intellectual Prop. Division , Noine, Yasukazu, c/o Intellectual Prop. Division , Kasai, Kazuhiko, c/o Intellectual Prop. Division
IPC分类号： H03M1/06 , H03M1/66
CPC分类号： H03M1/0845 , H03M1/742
摘要： This invention is a D/A converter including a preset current source (11), first and second differential switches (12, 13) for selectively deriving an output current of the preset current source in response to complementary signals supplied to control electrodes thereof, and an imaginary short circuit (41) for connecting output portions of current paths of the switches to each other. Variation in the voltage at the time of switching operation of the differential switch can be suppressed by use of the imaginary short circuit with the above construction, thus making it possible to enhance the operation speed.
摘要翻译：本发明是一种D / A转换器，它包括预置电流源（11），第一和第二差分开关（12,13），用于响应提供给其控制电极的互补信号选择性地导出预置电流源的输出电流;以及用于将开关的电流路径的输出部分彼此连接的假想短路（41）。通过利用上述结构的假想短路可以抑制差动开关的开关动作时的电压的变化，能够提高运转速度。

7. 发明公开

EP3148081A1 LINEARITY IMPROVEMENT FOR HIGH RESOLUTION RFDAC 无效转让
标题翻译： LINEARITÄTSVERBESSERUNGFÜRHOCHAUFLÖSENDESRFDAC
公开(公告)号：EP3148081A1
公开(公告)日：2017-03-29
申请号：EP16184532.6
申请日：2016-08-17
申请人： Intel IP Corporation
发明人： KUTTNER, Franz
IPC分类号： H03M1/08 , H03M1/80 , H03M1/68
CPC分类号： H03M1/0863 , H03M1/0845 , H03M1/687 , H03M1/806 , H03M7/165
摘要： A digital to analog converter (DAC) circuit to convert a digital input signal to an analog output signal, wherein the digital input signal comprises a plurality of Least Significant Bits (LSBs) and a plurality of Most Significant Bits (LSBs). The DAC circuit comprises a line decoder configured to receive the plurality of LSBs of the digital input signal and configured to generate line information based thereon. The DAC circuit further comprises a column decoder configured to receive the plurality of MSBs of the digital input signal and configured to generate column information based thereon. Further, the DAC circuit comprises one or more source cells arranged in a plurality of rows and a plurality of columns, wherein the one or more source cells are configured to be selectively activated and consequently generate an individual output signal based on the line information and the column information respectively.
摘要翻译：一种用于将数字输入信号转换为模拟输出信号的数模转换器（DAC）电路，其中数字输入信号包括多个最低有效位（LSB）和多个最高有效位（LSB）。 DAC电路包括线解码器，其被配置为接收数字输入信号的多个LSB，并且被配置为基于此生成线信息。 DAC电路还包括列解码器，其被配置为接收数字输入信号的多个MSB，并且被配置为基于此生成列信息。此外，DAC电路包括以多行和多列布置的一个或多个源单元，其中一个或多个源单元被配置为选择性地激活，并且因此基于线信息生成单独的输出信号，并且列信息。

8. 发明公开

EP2600530A1 Method of successive approximation A/D conversion 审中-公开
标题翻译： Verfahren zur A / D-Umwandlung mit sukzessiverAnnäherung
公开(公告)号：EP2600530A1
公开(公告)日：2013-06-05
申请号：EP11191807.4
申请日：2011-12-02
申请人： ST-Ericsson SA
发明人： Zamprogno, Marco , Girardi, Francesca , Minuti, Alberto
IPC分类号： H03M1/06 , H03M1/42
CPC分类号： H03M1/466 , H03M1/0697 , H03M1/0845 , H03M1/42 , H03M1/46
摘要： A method (100) of SAR - Successive Approximation Register - analog to digital conversion is disclosed. The method is such to perform N+1 SAR cycles for obtaining an output digital code having N bits. The method (100) comprises a step of receiving and sampling (101) an analog signal (V in ).
After the execution of the first N-1 SAR cycles, the method (100) comprises the steps of:
- performing (105) the N th SAR cycle by setting (106) a N th tentative analog signal corresponding to a provisional digital code (X P ) and comparing (107) the N th tentative analog signal with the sampled analog signal thus obtaining a N th comparison result;
- performing (108) the (N+1) th SAR cycle by setting (109) a (N+1) th tentative analog signal on the basis of the N th comparison result, comparing (110) the (N+1) th tentative analog signal with the sampled analog signal thus obtaining a second comparison result and correcting (111) the provisional digital code (X P ) on the basis of the (N+1) th comparison result for obtaining the output digital code (X c ).
Each of the comparisons is performed is such a way that the N th and (N+1) th SAR cycles comprise a plurality sub-comparisons in such a way that at the end of each of said cycles a set of sub-results is obtained. The last two comparison results are obtained taking into account the corresponding set of sub-results.
摘要翻译：公开了SAR - 逐次近似寄存器的方法（100） - 模数转换。该方法是执行N + 1个SAR周期以获得具有N位的输出数字码。方法（100）包括接收和采样（101）模拟信号（V in）的步骤。在执行第一N-1个SAR周期之后，方法（100）包括以下步骤： - 通过设置（106）对应于临时数字码的第N个暂时模拟信号（105）来执行（105）第N个SAR周期 XP），并将第N个暂定模拟信号与采样的模拟信号进行比较（107），从而获得第N个比较结果; 根据第N个比较结果，设置（109）第（N + 1）个暂定模拟信号，执行（108）第（N + 1）个SAR周期，比较（110）第（N + 1）从而获得第二比较结果并且基于用于获得输出数字码（X c）的第（N + 1）比较结果来校正（111）临时数字码（XP）（111）。执行每个比较是使得第N和第（N + 1）个SAR周期包括多个子比较，使得在每个所述周期的结尾处获得一组子结果。考虑到相应的一组子结果，获得最后两个比较结果。

9. 发明公开

EP2312632A1 System for processing analog-type electrical signals with low noise driving device 审中-公开
标题翻译：系统zur Verarbeitung von analogen Signalen mit Antriebsvorrichtung mit niedrigem Rauschen
公开(公告)号：EP2312632A1
公开(公告)日：2011-04-20
申请号：EP10176594.9
申请日：2010-09-14
申请人： STMicroelectronics S.r.l.
发明人： Confalonieri, Pierangelo , Guanziroli, Federico , Zamprogno, Marco
IPC分类号： H01L27/092 , H03K17/0412 , H03K17/687 , G05F1/46 , H03M1/08 , H03M1/12 , H03M1/66
CPC分类号： H03K17/162 , H03M1/0845 , H03M1/12 , H03M1/66 , Y10T307/50
摘要： The control terminal of an analogue switch is driven by the analogue references when no transitions of the state of the switch are occurring in order to avoid switching noise of the digital circuitry to be transferred to the output of the switch, and by the digital references when transitions of the state of the switch are occurring in order to avoid distorsions on the analogue circuitry.
摘要翻译：模拟开关的控制端子在不发生开关状态的转换时由模拟基准电压驱动，以避免将数字电路的开关噪声转换到开关的输出端，并通过数字参考电压正在发生开关状态的转换，以避免模拟电路的变形。

10. 发明公开

EP0886382A1 Convertisseur analogique/numérique. 失效
标题翻译：模拟数字-Wandler
公开(公告)号：EP0886382A1
公开(公告)日：1998-12-23
申请号：EP98201890.5
申请日：1998-06-08
申请人： Koninklijke Philips Electronics N.V.
发明人： Gandy, Philippe
IPC分类号： H03M1/00 , G05F3/22
CPC分类号： H03M1/0845 , G05F3/222 , H03M1/12
摘要： Le circuit, alimenté entre une source de tension haute (VCC) et une source de tension basse (masse), contient un convertisseur analogique/numérique (ADC) muni d'une échelle de résistances (RL) connectée entre une borne de sommet (Vtop) une borne de pied (Vbot) pour fournir une série de tensions de référence.
Selon l'invention, ce circuit est muni d'un montage générateur de polarisation constitué par une résistance (Rmid) reliée d'un côté à la source de tension d'alimentation et de l'autre côté à une source de courant de référence (Ip0), et de moyens d'auto-régulation (A2) pour commander un élément d'impédance variable (T5) intercalé entre la connexion (Vbot) de pied de l'échelle et la masse, moyens propres à réguler la tension (FS) aux bornes de l'échelle de résistances.
Applications : imagerie médicale, oscilloscopes, communication numérique, notamment télévision.
摘要翻译：集成的模数转换电路由高电压源（VCC）和低电压（GRND）馈电。顶端（Vtop）和底端（Vdot）之间有一个梯形电阻网络。有一个电压极性发生器和一个自调节电路（A2），调节在底端和地之间的可变阻抗（T5），以保持梯形电阻网络之间的电压（FS）。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式