专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

EP3467598A1 METHOD AND APPARATUS FOR THE DETERMINATION OF THE SLOT-DURATION IN A TIME-TRIGGERED CONTROL SYSTEM 有权
公开(公告)号：EP3467598A1
公开(公告)日：2019-04-10
申请号：EP17194776.5
申请日：2017-10-04
申请人： TTTech Computertechnik AG
发明人： Kopetz, Hermann
IPC分类号： G05B19/042 , H04L12/40 , G06F9/44
摘要： Method for a determination of the optimal duration of a time slot for computational actions in a time-triggered controller, the controller comprising a sensor subsystem, a computational subsystem, an actuator subsystem and a time-triggered communication system, wherein the time-triggered communication system is placed between the sensor subsystem, the computational subsystem, the actuator subsystem and the monitor subsystem, wherein an anytime algorithms is executed in the computational subsystem, and wherein a plurality of execution slot durations of the anytime algorithms is probed during the development phase, starting from the minimum execution slot duration, increasing this slot duration by the execution slot granularity until the maximum execution slot duration is reached, and wherein in each one of the execution slot durations a multitude of frames is executed in a destined application environment, and wherein in each frame the computational subsystem calculates imprecise anticipated values of observable state variables by interrupting the execution of the anytime algorithm at the end of the provided execution slot duration, using data received from the sensor subsystems at the beginning of the frame, and wherein in each frame the monitor subsystem calculates the precise anticipated values of observable state variables by executing the anytime algorithm until completion using data received from the sensor subsystems at the beginning of the frame, and wherein the monitor subsystem computes an anytime-algorithm impreciseness by calculating the absolute values of the respective difference between these precise anticipated values of observable state variables and the imprecise anticipated values of observable state variables contained in the messages delivered from the computational subsystems to the monitor subsystem at the end of the frame, and wherein the monitor subsystem computes a model error by calculating the absolute values of the difference between these precise anticipated values of observable state variables and the respective acquired values of observable state variables contained in messages from the sensor subsystem to the monitor subsystem at the end of the frame, and wherein an average anytime-algorithm impreciseness and an average model error of a slot duration are calculated by the monitor subsystem by averaging the results of the multitude of probed frames of the slot, and wherein at the end of the development phase an execution slot duration for the computational subsystem is selected out of the probed execution slot durations, wherein the sum of the average model error and the average anytime-algorithm impreciseness is minimal.

2. 发明授权

EP1523153B1 Verfahren und Vorrichtung zur Realisierung einer zeitgesteuerten Kommunikation 失效
标题翻译：用于实现时间控制的通信方法及装置
公开(公告)号：EP1523153B1
公开(公告)日：2014-10-01
申请号：EP04450189.8
申请日：2004-10-08
申请人： TTTech Computertechnik AG
发明人： Schmidt, Eric , Kopetz, Hermann
IPC分类号： H04L29/06 , G06F9/45 , G06F11/08 , H04L29/08 , H04L29/14
CPC分类号： H04L67/12 , H04L67/10 , H04L69/28 , H04L69/329 , H04L69/40

3. 发明授权

EP3057275B1 ERWEITERTE VERTEILEREINHEIT 有权转让
公开(公告)号：EP3057275B1
公开(公告)日：2020-08-05
申请号：EP16152904.5
申请日：2016-01-27
申请人： TTTech Computertechnik AG
发明人： Poledna, Stefan , Kopetz, Hermann , Schwarz, Martin
IPC分类号： H04L12/931 , H04L12/933

4. 发明公开

EP3376390A1 FEHLERTOLERANTES VERFAHREN ZUR STEUERUNG EINES AUTONOMEN KONTROLLIERTEN OBJEKTES 有权转让
公开(公告)号：EP3376390A1
公开(公告)日：2018-09-19
申请号：EP17161533.9
申请日：2017-03-17
申请人： TTTech Computertechnik AG
发明人： Kopetz, Hermann , POLEDNA, Stefan , Niedrist, Georg , Schmidt, Eric , Helpa, Christopher
IPC分类号： G06F11/14 , G06F11/18 , G05D1/00
摘要： Die Erfindung betrifft ein Verfahren zur Steuerung eines kontrollierten Objektes, das in einer sich verändernden Umgebung eingebettet ist, wobei das kontrollierte Objekt und dessen Umgebung mit Sensoren periodisch beobachtet werden, und in jedem Frame basierend auf den durch die Beobachtung des kontrollierten Objektes und dessen Umgebung erfassten Daten mindestens zwei unabhängige Datenflusspfade, DFP, ausgeführt werden, und wobei ein erster DFP aus den durch die Beobachtung des kontrollierten Objektes und dessen Umgebung erfassten Daten mittels komplexer Software ein Modell des kontrollierten Objektes und der Umgebung des kontrollierten Objektes ermittelt und auf Basis dieses Modells eine Trajektorien-Planung durchführt, um eine oder mehrere mögliche Trajektorien, die unter den gegebenen Umweltbedingungen einer vorgegeben Aufgabenstellung entsprechen, zu erstellen, und wobei ein zweiter DFP aus den durch die Beobachtung des kontrollierten Objektes und dessen Umgebung erfassten Daten mittels, vorzugsweise diversitärer, komplexer Software ein Modell des kontrollierten Objektes und der Umgebung des kontrollierten Objektes ermittelt und auf Basis dieses Modells ein sicheres Raum-Zeit Domain, SRZD, festlegt, innerhalb welchem SRZD alle sicheren Trajektorien liegen müssen, und wobei die Ergebnisse des ersten und des zweiten DFPs einer Entscheidungsinstanz übergeben werden, wobei die Entscheidungsinstanz mittels einer einfachen Software realisiert ist, und wobei die Entscheidungsinstanz überprüft, ob mindestens eine der vom ersten DFP ermittelten Trajektorien sicher ist, d.h. innerhalb des SRZD liegt, das von dem zweiten DFP ermittelt wurde, und wobei im Falle, dass dies zutrifft, eine vom ersten DFP ermittelte sichere Trajektorie ausgewählt wird, und wobei die Entscheidungsinstanz die der ausgewählten Trajektorie entsprechenden Sollwerte an eine Aktuatorsteuerung übergibt, und wobei im Falle, dass dies nicht zutrifft, auf die Ergebnisse mindestens eines folgenden Frames gewartet wird, und wobei im Falle, dass auch im nächsten oder übernächsten Frame keine sichere Trajektorie vorhanden, ist von der Entscheidungsinstanz auf eine Notlauftrajektorie umgeschaltet wird.

5. 发明公开

EP3422132A1 METHOD AND FAULT TOLERANT COMPUTER ARCHITECTURE FOR REDUCING FALSE NEGATIVES IN FAIL-SAFE TRAJECTORY PLANNING FOR A MOVING ENTITY 有权转让
公开(公告)号：EP3422132A1
公开(公告)日：2019-01-02
申请号：EP17178118.0
申请日：2017-06-27
申请人： TTTech Computertechnik AG
发明人： Steiner, Wilfried , Ayhan, Mehmed , Kopetz, Hermann , Bauer, Günther
IPC分类号： G05D1/02 , G05D1/10 , G06F11/16
摘要： A method and a fault-tolerant computer architecture to improve the performance in fail-safe trajectory planning for a moving entity. The method and FCTA uses a commander, that implements a sensor fusion stage and a trajectory planning stage , and a monitor that implements a sensor fusion stage, and a safe envelope generating stage. Sensors are monitoring the surrounding of the moving entity, and the sensor fusion stages accept sensor data as input. Based on said input the commander and the monitor produce as output real-time images of objects detected due to the monitoring of the one or more sensors. A trajectory planning stage of the commander generates trajectories based on said input, and the said safe envelope generating stage generates a safety envelope based said input. The commander provides the one or more trajectories to the monitor as well as to the decision subsystem.

6. 发明公开

EP1523153A3 Verfahren und Vorrichtung zur Realisierung einer zeitgesteuerten Kommunikation 失效
标题翻译：用于实现时间控制的通信方法及装置
公开(公告)号：EP1523153A3
公开(公告)日：2006-09-13
申请号：EP04450189.8
申请日：2004-10-08
申请人： Tttech Computertechnik AG
发明人： Schmidt, Eric , Kopetz, Hermann
IPC分类号： H04L29/06 , G06F9/45 , G06F11/08 , H04L29/08 , H04L29/14
CPC分类号： H04L67/12 , H04L67/10 , H04L69/28 , H04L69/329 , H04L69/40
摘要： Die vorliegende Erfindung hat zum Ziel, einen zeitgesteuerten Kommunikationskontroller mittels Standardhardware zu realisieren. Dabei soll ein COTS (commercial-off-the-shelf) Hardwarebaustein (ein single chip microcontroller) mittels eines innovativen Verfahrens derart gesteuert werden, dass ohne Verwendung von externen Logikbausteinen ein autonomer Kommunikationskontroller (213) für ein zeitgesteuertes fehlertolerantes Kommunikationssystem (100,101,103,102,110,111) aufgebaut werden kann, der das Senden und Empfangen von Nachrichten übernimmt sowie eine globale Zeit bereitstellt und dabei weitgehend den Hauptprozessor von der Abwicklung der Kommunikation entlastet.

7. 发明公开

EP3422131A1 METHOD AND FAULT TOLERANT COMPUTER ARCHITECTURE TO IMPROVE THE PERFORMANCE IN FAIL-SAFE TRAJECTORY PLANNING FOR A MOVING ENTITY 有权转让
公开(公告)号：EP3422131A1
公开(公告)日：2019-01-02
申请号：EP17178115.6
申请日：2017-06-27
申请人： TTTech Computertechnik AG
发明人： Steiner, Wilfried , Ayhan, Mehmed , Kopetz, Hermann , Bauer, Günther
IPC分类号： G05D1/02 , G05D1/10 , G06F11/16
摘要： The invention relates to a method and a fault-tolerant computer architecture to improve the performance in fail-safe trajectory planning for a moving entity. The method and FCTA uses a commander, that implements a sensor fusion stage and a trajectory planning stage, and a monitor that implements a sensor fusion stage, and a safe envelope generating stage. Sensors are monitoring the surrounding of the moving entity, and the sensor fusion stages accept sensor data as input. Based on said input the commander and the monitor produce as output real-time images of objects detected due to the monitoring of the one or more sensors. A trajectory planning stage of the commander generates trajectories based on said input, and the said safe envelope generating stage generates a safety envelope based said input. The commander provides the one or more trajectories to the monitor as well as to the decision subsystem.

8. 发明授权

EP3214804B1 VERFAHREN ZUM ZUVERLÄSSIGEN TRANSPORT VON ALARMNACHRICHTEN IN EINEM VERTEILTEN COMPUTERSYSTEM 有权转让
公开(公告)号：EP3214804B1
公开(公告)日：2018-09-26
申请号：EP17158304.0
申请日：2017-02-28
申请人： TTTech Computertechnik AG
发明人： Kopetz, Hermann
IPC分类号： H04L12/417
CPC分类号： G08B29/185 , G06F11/261 , H04L12/417 , H04L41/0681 , H04L41/069 , H04L67/10 , H04L67/12

9. 发明公开

EP3495218A1 FAULT-TOLERANT COMPUTER SYSTEM FOR ASSISTED AND AUTONOMOUS DRIVING 有权转让
公开(公告)号：EP3495218A1
公开(公告)日：2019-06-12
申请号：EP17205877.8
申请日：2017-12-07
申请人： TTTech Computertechnik AG
发明人： Poledna, Stefan , Niedrist, Georg , Schmidt, Eric , Traxler, Stefan , Kopetz, Hermann
IPC分类号： B60W30/095 , B60W50/00 , B60W50/02
摘要： A fault-tolerant computer system (FTCS) for generating safe trajectories (TRJ) for a vehicle (VEHICLE), wherein the fault-tolerant computer system (FTCS) comprises at least the following parts: a sensor part (SENSE), a primary part (PRIM), a secondary part (SEC), a tertiary part (TER), and an decide part (DECIDE), wherein the primary part (PRIM) and the tertiary part (TER) are configured to produce trajectories (TRJ, UTRJ) by interpreting information of the real world as perceived by the sensor part (SENSE), and wherein the secondary part (SEC) is configured to produce a safe space estimate (FSE) by interpreting information of the real world as perceived by the sensor part (SENSE), and wherein the decide part (DECIDE) and/or the secondary part (SEC) are configured to execute correctness checks that take trajectories (TRJ, UTRJ) and the safe space estimate (FSE) as an input, and qualify a trajectory (TRJ) taken for said correctness check as safe when said trajectory (TRJ) is inside the safe space estimate (FSE), and qualify a trajectory (UTRJ) taken for said correctness check as unsafe when said trajectory (UTRJ) is not inside the safe space estimate (FSE), wherein the sensor part (SENSE) or at least a part of said sensor part (SENSE) is developed according to an ASIL level of: QM, or ASIL A, or ASIL B, and the primary part (PRIM) is developed according to an ASIL level of: QM, or ASIL A, or ASIL B, and the secondary part (SEC) is developed according to an ASIL level of: ASIL B, or ASIL C, or ASIL D, and the tertiary part (TER) is developed according to an ASIL level of: ASIL B, or ASIL C, or ASIL D, and the decide part (DECIDE) of the fault-tolerant computer system FTCS is developed according to an ASIL level of: ASIL D.

10. 发明公开

EP3388939A1 VERFAHREN ZUR REDUZIERUNG DER ANTWORTZEIT IN EINEM ZEITGESTEUERTEN BETRIEBSSYSTEM 审中-公开
公开(公告)号：EP3388939A1
公开(公告)日：2018-10-17
申请号：EP17166583.9
申请日：2017-04-13
申请人： TTTech Computertechnik AG
发明人： POLEDNA, Stefan , Kopetz, Hermann
IPC分类号： G06F9/48
CPC分类号： G06F9/48 , G06F9/4405 , G06F9/44505 , G06F9/4843 , G06F9/4887 , G06F9/5038
摘要： Die Erfindung betrifft ein Verfahren zur Verkürzung der Antwortzeit in einem Knotenrechner (120) eines verteilten zeitgesteuerten Echtzeitcomputersystems, wobei ein Betriebssystemtask (205) des Knotenrechner (120) vor einem a priori bekannten Startzeitpunkt (213) eines Anwendungstasks (207) des Knotenrechners (120) die Inhalte von Kontroll-Registern des Knotenrechners (120), welche die Eigenschaften einer Laufzeitumgebung des Anwendungstasks (207) in dem Knotenrechner (120) charakterisieren, errechnet und diese Inhalte in die Kontroll-Register des Knotenrechners (120) schreibt.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式