专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

EP0718884A3 Multilevel interconnection of semiconductor device and forming method thereof 失效
标题翻译：半导体器件的多级互连及其形成方法
公开(公告)号：EP0718884A3
公开(公告)日：1996-12-11
申请号：EP95309326.7
申请日：1995-12-21
申请人： Samsung Electronics Co., Ltd.
发明人： Lee, Yong-jae , Lee, Soo-cheol
IPC分类号： H01L23/532
CPC分类号： H01L23/53271 , H01L2924/0002 , H01L2924/00
摘要： A multilevel interconnection between a polycide layer and a polysilicon layer and a method of forming such an interconnection are provided. The multilevel interconnection comprises: a first impurity-containing conductive layer (13) formed on a semiconductor substrate (10); a first silicide layer (14), of which a first region is thinner than a second region, formed on the first impurity-containing conductive layer (13); an interlayer dielectric layer (16) formed over the second region and not over the first region; a contact hole (1) for exposing the first silicide layer (14) in the first region; and a second impurity-containing conductive layer (19) connected to the first silicide layer (14) through the contact hole. Alternatively, all the first silicide layer (14) is removed in the first region and the second impurity-containing layer (19) contacts the first impurity-containing layer (13) directly through the contact hole (1). The increase of a contact resistance between conductive layers can be prevented with this arrangement.
摘要翻译：提供了多晶硅硅化物层和多晶硅层之间的多级互连以及形成这种互连的方法。该多层互连包括：形成在半导体衬底（10）上的第一含杂质导电层（13）形成在所述第一含杂质导电层（13）上的第一硅化物层（14），所述第一硅化物层（14）的第一区域比第二区域薄; 层间电介质层（16），形成在所述第二区域上方而不在所述第一区域上方; 用于暴露第一区域中的第一硅化物层（14）的接触孔（1）和通过接触孔连接到第一硅化物层（14）的第二含杂质的导电层（19）。可选地，在第一区域中除去全部第一硅化物层（14），并且第二含杂质层（19）直接通过接触孔（1）与第一含杂质层（13）接触。用这种布置可以防止导电层之间的接触电阻的增加。

2. 发明公开

EP0718884A2 Multilevel interconnection of semiconductor device and forming method thereof 失效
标题翻译： Mehrlagenverbindung einer Halbleiteranordnung und Herstellungsverfahren
公开(公告)号：EP0718884A2
公开(公告)日：1996-06-26
申请号：EP95309326.7
申请日：1995-12-21
申请人： Samsung Electronics Co., Ltd.
发明人： Lee, Yong-jae , Lee, Soo-cheol
IPC分类号： H01L23/532
CPC分类号： H01L23/53271 , H01L2924/0002 , H01L2924/00
摘要： A multilevel interconnection between a polycide layer and a polysilicon layer and a method of forming such an interconnection are provided. The multilevel interconnection comprises: a first impurity-containing conductive layer (13) formed on a semiconductor substrate (10); a first silicide layer (14), of which a first region is thinner than a second region, formed on the first impurity-containing conductive layer (13); an interlayer dielectric layer (16) formed over the second region and not over the first region; a contact hole (1) for exposing the first silicide layer (14) in the first region; and a second impurity-containing conductive layer (19) connected to the first silicide layer (14) through the contact hole. Alternatively, all the first silicide layer (14) is removed in the first region and the second impurity-containing layer (19) contacts the first impurity-containing layer (13) directly through the contact hole (1). The increase of a contact resistance between conductive layers can be prevented with this arrangement.
摘要翻译：提供了多晶硅层和多晶硅层之间的多层互连以及形成这种互连的方法。所述多层互连包括：形成在半导体衬底（10）上的第一含杂质导电层（13）; 形成在第一含杂质导电层（13）上的第一硅化物层（14），其第一区域比第二区域薄。形成在所述第二区域上并且不在所述第一区域上的层间介电层（16）; 用于在第一区域中暴露第一硅化物层（14）的接触孔（1）和通过接触孔与第一硅化物层（14）连接的第二含杂质导电层（19）。或者，在第一区域中除去所有第一硅化物层（14），并且第二含杂质层（19）直接通过接触孔（1）接触第一含杂质层（13）。可以通过这种布置来防止导电层之间的接触电阻的增加。

3. 发明授权

EP0718884B1 Multilevel interconnection of semiconductor device and forming method thereof 失效
标题翻译：一种半导体器件及其制造方法的多层互连
公开(公告)号：EP0718884B1
公开(公告)日：2003-08-13
申请号：EP95309326.7
申请日：1995-12-21
申请人： Samsung Electronics Co., Ltd.
发明人： Lee, Yong-jae , Lee, Soo-cheol
IPC分类号： H01L23/532
CPC分类号： H01L23/53271 , H01L2924/0002 , H01L2924/00

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式