专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

2. 发明公开

EP0020931A1 Dispositif exécutant des opérations d'interruption de programme pour processeur du type à appel anticipé des instructions 失效
标题翻译：计算机软件程序员手册。
公开(公告)号：EP0020931A1
公开(公告)日：1981-01-07
申请号：EP80102237.7
申请日：1980-04-25
申请人： International Business Machines Corporation
发明人： Bliss, Floyd, Russell , Fairchild, Peter Tappen , Leininger, Joel Calvin
IPC分类号： G06F9/46 , G06F9/38 , G06F15/06
CPC分类号： G06F9/4812 , G06F9/3861
摘要： Le dispositif est associé à un système de traitement de données (10) dans lequel, pendant l'exécution d'une instruction, l'instruction suivante du programme est extraite de la mémoire (12). Un registre d'interruption (170) permet de sauvegarder l'adresse d'instruction dans (24) et des informations d'état de l'ALU (82) contenues dans (120, 122, 124) et des informations de pages dans (162) lorsqu'une demande d'interruption est acceptée. Le contenu des registre d'adresse d'instruction (24) de l'adresse de l'instruc- moire (12) et le dispositif interdit le chargement dans le registre d'adresse d'instruction (24) de l'adresse de l'instru- tion suivante. Les circuits d'interruption ne sont pas activés tant qu'une opération de branchement résultant de l'instruction dont l'adresse est dans (24) n'a pas été exécutée ou tant qu'une opération d'accès en mémoire (12) n'est pas achevée. Des circuits de comptage déterminent la différence entre le nombre d'instructions de branchement avec liaison et le nombre dinstructions de retour de contrôle durant les opérations dinterruption. Quand ce nombre est nul une instruction de retour de contrôle provoque la restauration du processeur en son état précédant la prise en charge de l'interruption.
摘要翻译： 1.一种用于在数据处理系统中执行程序中断操作的装置，包括用于存储数据和指令的存储器（12），根据指令周期操作并执行由程序指令确定的操作的处理器（10）用于处理来自外围设备并由处理器接收的中断请求的电路（140），所述系统以称为指令预期呼叫模式的模式操作，其中在执行所述给定指令之前的指令期间从存储器提取给定指令要执行的程序，所述设备包括连接到所述存储器的指令地址寄存器（24），并且在一系列要执行的指令中包含必须是预期呼叫对象的下一条指令的地址，存储地址寄存器（26）连接到所述指令地址寄存器以及存储并提供用于加载地址执行当前指令的下一指令的第一锁存器（214），用于从外围设备之一接收和存储中断请求的第一锁存器（214），连接到第一锁存器的输出端的第二锁存器（212）和存储和控制通过指令来授权或禁止存储在所述第一锁存器中的中断请求;中断寄存器（170），用于当接收到中断请求时，存储包含在所述指令地址寄存器中的地址，与处理器运算有关的条件信息和逻辑单元（82），以及与存储数据页和复位装置（140,184）相关的信息，用于通过在所述处理器的最后发送所述中断寄存器的内容来重置页条件信息和指令地址执行中断操作，以便将处理器重置为条件，如果中断被接受以允许处理器所述设备的特征在于包括：连接到指令地址寄存器的连接寄存器（46,50,54），用于当接收到从中的一个接收到中断请求时存储包含在所述寄存器中的值外围设备，连接到所述第一和第二锁存器的中断装置（234,246,250），用于禁止加载到所述指令地址寄存器中的复位指令的地址，该指令应该是在第一周期期间预期呼叫的对象涉及在所述第一锁存器中考虑的中断请求，连接到所述第一和第二锁存器的装置（24）并且响应于包括连接步骤并由包含在所述指令地址寄存器中的指令产生的连接操作，用于禁止所述中断装置的操作直到执行所述连接操作，以及连接到所述第一和第二锁存器的装置（240）并且响应于存储访问操作，用于在直到执行存储访问操作的结束时禁止所述中断装置的操作。

IPRDB

热门服务

关于我们

友情链接

联系方式